Заказ: 1040233

В курсовом проекте разрабатывается препроцессор, предназначенный для аппаратной реализации вычисления одной или нескольких функций предварительной обработки данных и отвечающий заданным требованиям. Вариант №1: Устройство для вычисления функции F= ∑(i=1)6(Ai-Bi). Двоично-десятичные 16-разрядные числа Ai и Bi поступают на устройство в каждом такте работы устройства. Результат F (в двоично-десятичном коде, 20 бит, старшая тетрада - знак) выдается с частотой, равной частоте входных сигналов. Препроцессор связан с остальными устройствами ЭВМ или вычислительной системы в соответствии со схемой (рис. 1).

В курсовом проекте разрабатывается препроцессор, предназначенный для аппаратной реализации вычисления одной или нескольких функций предварительной обработки данных и отвечающий заданным требованиям. Вариант №1: Устройство для вычисления функции F= ∑(i=1)6(Ai-Bi). Двоично-десятичные 16-разрядные числа Ai и Bi поступают на устройство в каждом такте работы устройства. Результат F (в двоично-десятичном коде, 20 бит, старшая тетрада - знак) выдается с частотой, равной частоте входных сигналов. Препроцессор связан с остальными устройствами ЭВМ или вычислительной системы в соответствии со схемой (рис. 1).
Описание

ВВЕДЕНИЕ 4
1 ЦЕЛИ И ЗАДАЧИ ПРОЕКТИРОВАНИЯ 6
2 ТЕХНИЧЕСКОЕ ЗАДАНИЕ 7
3АНАЛИЗ ИСХОДНЫХ ДАННЫХ И РАЗРАБОТКА АЛГОРИТМА ВЫЧИСЛЕНИЯ ЗАДАННОЙ ФУНКЦИИ 9
4 РАЗРАБОТКА ФУНКЦИОНАЛЬНОЙ СХЕМЫ ОПЕРАЦИОННОЙ ЧАСТИ ПРЕПРОЦЕССОРА 14
5РАЗРАБОТКА И СИНТЕЗ ПРИНЦИПИАЛЬНЫХ СХЕМ ФУНКЦИОНАЛЬНЫХ ЭЛЕМЕНТОВ 17
5.1 Регистр 17
5.2 Двоично-десятичный 16-разрядный вычитатель 19
5.3 D-триггер 22
5.4 Двоично-десятичный 16-разрядный сумматор 23
5.5Преобразователь двоично-десятичный код в дополнительный код…………………………………………………………………………………25
5.6Корректирующее устройство 16-разрядного двоично-десятичного числа после вычитания 26
5.7 Двоичный 16-разрядный сумматор 29
5.8 Мультиплексор 30
5.9 Определитель флага результирующего знака 33
5.10 Преобразователь в двоично-десятичный знак 34
6 ОПРЕДЕЛЕНИЕ ПАРАМЕТРОВ ПРЕПРОЦЕССОРА 36
ЗАКЛЮЧЕНИЕ 37
СПИСОК ЛИТЕРАТУРЫ 38








В курсовом проекте разрабатывается препроцессор, предназначенный для аппаратной реализации вычисления одной или нескольких функций предварительной обработки данных и отвечающий заданным требованиям. Вариант №1: Устройство для вычисления функции F= ∑(i=1)6(Ai-Bi). Двоично-десятичные 16-разрядные числа Ai и Bi поступают на устройство в каждом такте работы устройства. Результат F (в двоично-десятичном коде, 20 бит, старшая тетрада - знак) выдается с частотой, равной частоте входных сигналов. Препроцессор связан с остальными устройствами ЭВМ или вычислительной системы в соответствии со схемой (рис. 1). (Решение → 5970)

В курсовом проекте разрабатывается препроцессор, предназначенный для аппаратной реализации вычисления одной или нескольких функций предварительной обработки данных и отвечающий заданным требованиям. Вариант №1: Устройство для вычисления функции F= ∑(i=1)6(Ai-Bi). Двоично-десятичные 16-разрядные числа Ai и Bi поступают на устройство в каждом такте работы устройства. Результат F (в двоично-десятичном коде, 20 бит, старшая тетрада - знак) выдается с частотой, равной частоте входных сигналов. Препроцессор связан с остальными устройствами ЭВМ или вычислительной системы в соответствии со схемой (рис. 1). (Решение → 5970)

Предварительный просмотр

В курсовом проекте разрабатывается препроцессор, предназначенный для аппаратной реализации вычисления одной или нескольких функций предварительной обработки данных и отвечающий заданным требованиям. Вариант №1: Устройство для вычисления функции F= ∑(i=1)6(Ai-Bi). Двоично-десятичные 16-разрядные числа Ai и Bi поступают на устройство в каждом такте работы устройства. Результат F (в двоично-десятичном коде, 20 бит, старшая тетрада - знак) выдается с частотой, равной частоте входных сигналов. Препроцессор связан с остальными устройствами ЭВМ или вычислительной системы в соответствии со схемой (рис. 1).