На рис.2 изображена схема цифрового узла на элементах, выполняющих элементарные логические операции, на входах

На рис.2 изображена схема цифрового узла на элементах, выполняющих элементарные логические операции, на входах (Решение → 26835)

На рис.2 изображена схема цифрового узла на элементах, выполняющих элементарные логические операции, на входах которого действуют сигналы и потенциалы соответствующие уровням ТТЛ-элементов: Вх.1- сигнал С1: Вх.2- сигнал С2: Примечание: сигналы С1 и С2 синхронизированы между собой так, как показано на рисунке. Вх.3 - сигнал лог. 1 , Вх.4 – сигнал 0 1 2 1 Вых Рис.2 3   М2 1 4   Изобразить сигналы и/или потенциалы, действующие на выходе узла: При заданных значениях сигналов и потенциалов. Если на входе 1 будет сигнал лог.1 (все остальные – исходные). Если на входе 3 будет сигнал лог.0 (все остальные – исходные).



На рис.2 изображена схема цифрового узла на элементах, выполняющих элементарные логические операции, на входах (Решение → 26835)

В данной схеме применяются три различные логические элементы – Исключающее ИЛИ (сложение по модулю 2), НЕ, 3ИЛИ-НЕ. Приведем диаграммы при подаче заданных входных сигналов Рис.3. Временная диаграмма при заданных сигналах Рис. 4. Временная диаграмма при подаче на вход 1 сигнал лог.1 (все остальные – исходные). Рис. 5. Временная диаграмма при подаче на вход 3 сигнал лог.0 (все остальные – исходные).

. Временная диаграмма при заданных сигналах
Рис