Проектирование и анализ функциональных узлов ЭВМ-СУММАТОРЫ

     ФЕДЕРАЛЬНОЕ АГЕНСТВО ВОЗДУШНОГО ТРАНСПОРТА

 

ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ  ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ              

                   ВЫСШЕГО ПРОФЕССИОНАЛЬНОГО ОБРАЗОВАНИЯ 

                        МОСКОВСКИЙ ГОСУДАРСТВЕННЫЙ

                              ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ                          

                                ГРАЖДАНСКОЙ АВИАЦИИ

------------------------------------------------------------------------------------------

           Кафедра вычислительных машин, комплексов, систем и сетей

 

 

 

Курсовая работа

Защищена с оценкой

 

                                            

         (подпись, дата)


 

 

 

КУРСОВАЯ РАБОТА

по дисциплине “ Электротехника, электроника и схемотехника”

Тема: Проектирование и анализ функциональных узлов ЭВМ-СУММАТОРЫ.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

  Курсовая работа

  допущена к защите                                                                         Выполнил 

                                                                               студент группы ЭВМ 3-1б

 

                                                                                 (Ф.И.О)


                                                            Руководитель                                         

 

  

(подпись, дата)                                                                                                                     (Ф.И.О)


                                                                                  

                                                                                                             

                МОСКВА – 2013

 

 

                                                  Содержание:

 

 

 

1.Цель и задачи курсового проекта……………………………………………….………3

 

2.Техническое задание на курсовой проект…………………………………….………..4

 

3. Введение…………………………………………………………………………………………..5

4. Логические  элементы………………………………………………………………………...…..6

5. Разработка структурной схемы сумматора…………………………………………….8

5.1 Одноразрядный сумматор……………………………………………………………...8

 

5.2 Четырехразрядный сумматор……………………………………………………….…9

5.3 Схема одноразрядного  сумматора в среде NI Multisim 12………………………….10

 

5.4 Схема четырехразрядного  сумматора на основе каскадов  одноразрядного

 сумматора в среде  NI Multisim 12………………………………………………….…….11

 

6. Результаты работы спроектированных устройств…………………………………….12

 

7. Выводы о проделанной курсовой работе……………………………………………....16

 

8. Список литературы……………………………………………………………………....17

 

 

  1. Цель и задачи курсового проекта

Целью курсового  проекта является овладение навыками проектирования различных электронных  схем, используемых в аппаратуре вычислительной техники и развитие навыков работы с технической и справочной литературой.
В курсовом проекте  по заданной функциональной схеме составляется принципиальная схема на указанной  элементной основе. В этой части  проекта используются основные принципы работы базовых элементов электронных  схем

 

В расчетной части студент  проводит электрический расчет одной  из электронных схем устройства.

 

Математическое моделирование  в данной работе проводиться с  помощью компьютерной программы NI Multisim 12.0 которая является хорошим инструментом для проектирования и изучения различных электронных схем. Использование программы объясняется ее особенностями:

  • наличие контрольно-измерительных приборов, по внешнему виду и характеристикам приближенных к промышленным аналогам;
  • наличие обширной библиотеки электронных компонентов, позволяющей собрать практически любую схему;
  • наличие простого и легко осваиваемого интерфейса.

 

 

 

 


 

 

2. Техническое задание на курсовой  проект

 

   С помощью компьютерной  программы NI Multisim 12.0 выполнить следующие действия:

  • Синтезировать схему одно- и многоразрядного алгебраического сумматора
  • Разрядность сумматора 4, выполняющего операцию преобразование двоичного прямого кода в дополнительный
  • Написать таблицу истинности для данного сумматора.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

3.Введение

 

Сумматор — устройство, преобразующее информационные сигналы (аналоговые или цифровые) в сигнал, эквивалентный сумме этих сигналов.

 

Сумматор двоичных кодов чисел — устройство, выполняющее арифметическое(в противоположность логическому) сложение чисел представленных в двоичном коде.

 

Классификация сумматоров по архитектурным признакам:

 

 

► Четвертьсумматоры — бинарные (двухоперандные) сумматоры по модулю без разряда переноса, характеризующиеся наличием двух входов, на которые подаются два одноразрядных числа, и одним выходом, на котором реализуется их арифметическая сумма по модулю;

 

► Полусумматоры — бинарные (двухоперандные) сумматоры по модулю с разрядом переноса, характеризующиеся наличием двух входов, на которые подаются одноимённые разряды двух чисел, и двух выходов: на одном реализуется арифметическая сумма по модулю в данном разряде, а на другом — перенос в следующий (старший разряд);

 

► Полусумматоры — бинарные (двухоперандные) сумматоры по модулю с разрядом переноса, характеризующиеся наличием двух входов, на которые подаются одноимённые разряды двух чисел, и двух выходов: на одном реализуется арифметическая сумма по модулю в данном разряде, а на другом — перенос в следующий (старший разряд);

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

4. Логические элементы.

 

Логический элемент НЕ называют инвертором, так как он инвертирует логическую величину А в . Если А = 1, то = 0  ; если А = 0, то =  1. Функция инверсии представлена в таблице:

 

 

А

Y

 0

1

  1

0





                                             

На рисунке представлен  логический элемент И. Элемент И выполняет функцию логического умножения. Функция умножения представлена в таблице:

 

 

A

B

Y

0

0

0

 0

1

0

 1

0

0

1

1

1





            
  Элемент ИЛИ выполняет функцию логического сложения. Выполняемую логическим элементом логическую функцию задают таблицей истинности:

 

A

B

Y

0

0

0

 0

1

1

1

0

1

1

1

1





               

Элементы  И-НЕ и ИЛИ-НЕ выполняют те же логические операции, что и элементы ИЛИ и И, но, кроме того, еще выполняют операцию НЕ. Это подтверждают таблицы истинности(1я И-НЕ, 2я ИЛИ-НЕ):

A

B

Y

0

0

1

0

1

1

1

0

1

1

1

0





                  

A

B

Y

 0

0

1

0

1

0

1

0

0

1

1

0





                  
На рисунке показано условно графическое обозначение  логической функции «исключающее ИЛИ». Эта функция задается таблицей :

A

B

Y

0

0

0

0

1

1

1

0

1

1

1

0


              
 

5. Разработка структурной схемы сумматора

 

5.1 Одноразрядный сумматор.

 

         Таблица истинности одноразрядного сумматора

         

        0

        0

         0

         0

       0

        0

        0

         1

         1

       0

        0

        1

         0

         1

       0

        0

        1

         1

         0

       1

        1

        0

         0

         1

       0

        1

        0

         1

         0

       1

        1

        1

         0

         0

       1

        1

        1

         1

         1

       1


 

 

 

                        Формула одноразрядного сумматора

 

 

 

 

 

                           

Минимизируем функции  S и P с помощью диаграммы Карно:

 

Диаграмма Карно для  S:

AB/C

00

01

11

10

0

0

1

0

1

1

1

0

1

0


 

Диаграмма Карно для  P:

AB/C

00

01

11

10

0

0

0

1

0

1

0

1

1

1


Минимизированная функция: ABvBCvAC

Схема одноразрядного сумматора

 

 

 

 

 

 

 

5.2 Четырехразрядный сумматор 

 

 

Структурная схема четырехразрядного  сумматора:



 


 

 

 

 

 

 

 

 

 

 

 

 

 

 

                             

                   

 

5.3 Схема одноразрядного сумматора в среде NI Multisim 12

 

 

 

 

 

 

Результат работы равен  S=1, P=0 при подаче на вход A=0, B=1, C=0, что совпадает с таблицей истинности.

 

 

 

 

5.4 Схема четырехразрядного сумматора на основе каскадов одноразрядного сумматора в среде NI Multisim 12

 

 

 

Для того чтобы получить многоразрядный сумматор, достаточно соединить входы  и выходы переносов соответствующих  двоичных разрядов. Схема соединения одноразрядных сумматоров для реализации четырехразрядного сумматора.

 

Упрощенная схема:



 


Обозначения на схеме:


АО - нулевой разряд первого слагаемого


А1 - первый разряд первого слагаемого


А2 - второй разряд первого слагаемого


АЗ - третий разряд первого слагаемого


ВО - нулевой разряд второго слагаемого


 В1 - первый разряд второго  слагаемого 


В2 - второй разряд второго слагаемого


ВЗ - третий разряд второго слагаемого


С - вход переноса

S0- нулевой разряд суммы

S1- первый разряд суммы

S2- второй разряд суммы

S3- третий разряд суммы

S4- четвертый разряд суммы.

 

6. Результаты работы спроектированных устройств

 

Результат работы четырехразрядного  сумматора, вычитание

Сложение и вычитание  чисел в обратном и дополнительном кодах выполняется с использованием обычного правила арифметического  сложения многоразрядных чисел. Общей  для этих кодов особенностью (и  очень удобной особенностью) является лишь то, что при поразрядном сложении чисел разряды, изображающие знаки  чисел рассматриваются как равноправные разряды двоичного числа, которые  складываются друг с другом и с  единицей переноса из предыдущего разряда  числа по обычным правилам арифметики. Различия же обратного и дополнительного  кодов связаны с тем, что делается с единицей переноса из старшего разряда (изображающего, как неоднократно говорилось, знак числа). При сложении чисел в  дополнительном коде единица переноса из старшего разряда игнорируется (теряется), а в обратном коде эту единицу  надо прибавить к младшему разряду  результата.

 

Пример: Вычесть из числа 9 число 3. Операция сводится к сложению 9+(-3). Для её выполнения представим 3 в обратном коде

 

Десятичная

форма

Двоичная

форма

Прямой код

Обратный

код

Десятичная

форма

Двоичная

форма

+9

+1001

00001001

00001001

+9

+1001

-3

-011

10000011

11111100

-3

-011


 

Выполним сложение:

 

00001001


11111100


100000101


                 1   


000000110

 

 

Результат в обратном коде - 00000110. Поскольку знаковый разряд равен 0, результат положительный, и, следовательно, запись кода числа совпадает с записью прямого кода. Теперь можно восстановить алгебраическую запись результата. Он равен +110 (незначащие нули отброшены), или в десятичной форме +6. Проверка (+9-3=+6) показывает, что результат верный.

 

 

 

Ниже приведены временные  диаграммы, на которых можно посмотреть результат работы четырехразрядного  сумматора.

Схема полного одноразрядного сумматора построенного на двух полусумматорах приведена на рисунке 2. Один полусумматор используется для сложения i-ro разряда двоичных чисел, а второй полусумматор складывает результат первого полусумматора с переносом из (i-1) разряда.

                               Рисунок 1. Полный сумматор

 

 

Каскад из четырех полных сумматоров, когда на вход переполнения поступает сигнал с входа переполнения младшего разряда.

 

                                 Рисунок 2. 4 битный сумматор

 

Для выполнения вычитания  S = В - А требуется операнд В представить в обратном коде. Для этого вводим управляющий сигнал «вычитание», и будем подавать на вход Bi сумматора результат операции «Исключающее ИЛИ» между i-м битом операнда В и сигналом «Управление». Схема представлена на рисунке 4.

 

 

 

 

 

               Рисунок 3. Схема, реализующая сложение и вычитание

 

 

Однако в случае вычитания  результат будет также представлен  в обратном коде. Добавим блок преобразования в прямой код на выходах сумматоров (рисунок 5).

 

Рисунок 4. Структурная съема АЛУ, выполняющего операции сложения и вычитания

 

 

 

 

 

 

 

 

 

 

 

Рисунок 5. Схема в среде NI Multisim 12, демонстрирующая сложение двух чисел.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

7. Выводы о проделанной курсовой работе

 

В данной курсовой работе был разработан четырехразрядный сумматор. В основе устройства лежат каскады  одноразрядного сумматора, который  был спроектирован на основании  таблицы истинности входных значений. На вход четырехразрядного сумматора  подаются 2 числа с четырьмя двоичными  разрядами. Каждая пара разрядов, начиная  с нулевого, суммируется поочередно в одноразрядных сумматорах с  учетом входных переносов. Значение суммы начинает формироваться при  выходе из первого одноразрядного сумматора. Конечным разрядом значения суммы является выходной перенос из четвертого (последнего) одноразрядного сумматора.

 

 

 

8. Список литературы:

 

1.Шапкин Ю. А., Рощин А. Г. Схемотехника ЭВМ. Пособие по выполнению КП

2.Нарышкин А. К. Цифровые устройства и микропроцессоры

3.Марченко А. Л., Освальд С. В. Лабораторный практикум по электротехнике и электронике в среде Multisim

4.Резников Б. Л. Схемотехника. Программный комплекс Multisim в учебном процессе

 


Проектирование и анализ функциональных узлов ЭВМ-СУММАТОРЫ