Проектирование на AtMega 128

ВСТУП

Винахід мікропроцесора розв'язав суперечність між високим ступенем інтеграції, що забезпечує напівпровідникова мікротехнологія, та великим числом різноманітних великих інтегральних схем (ВІС), що потрібні для створення достатньо широкого класу обчислювальних приладів. Широка номенклатура типів мікропроцесорних ВІС (МП ВІС) та однокристальних мікро-ЕОМ (ОМЕОМ), що випускаються вітчизняною промисловістю, виключає можливість розгляду всіх мікропроцесорних комплектів (МПК).

Мікропроцесор являє собою функціонально закінчений пристрій, що складається з однієї або декількох програмно-керованих ВІС і призначених для виконання операцій по обробці інформації й керування обчислювальним процесом. Центральне місце в структурі мікропроцесорного пристрою  займає мікропроцесор, що виконує арифметичні й логічні операції над даними, програмне керування процесором обробки інформації, організує взаємодію всіх пристроїв, що входять у систему.

У МП  обробляються машинні  слова, представлені у двійковому коді. Машинні слова бувають двох типів: інформаційні (дані) і командні (команди). Інформаційні слова (дані) являють собою числа, над якими виконуються цифрова обробка. Довжина слова даних визначається діапазонам чисел, оброблюваних МП. Командне слово складається з коду операції й операнда. Операнд - адреса інформаційного слова або саме інформаційне слово. Адреса - місця розташування машинного слова в пам'яті.

Сукупність мікропроцесорних і інтегральних мікросхем (ПКПП, КПДП, ППИ, ППИС,ПТ і ін.), сумісних по конструктивно-технологічному виконанню й призначених для використання при побудові мікропроцесорних систем, микро-эвм і інших обчислювальних пристроїв називається  мікропроцесорним комплектом інтегральних схем (МПК ИС). МПК складається із чотирьох груп ВІС: 1)базовий МПК; 2) ВІС запам'ятовувальних пристроїв (ОЗП, ПЗП,ППЗП); 3) ВІС для зв'язку між МП і УВВ (дисплеї, АЦПУ, зовнішні накопичувачі інформації - гнучкі диски й ін.); 4) ВІС для зв'язку з об'єктом (ЦАП, АЦП, перетворювачі й т.д.).

До основних параметрів МПК ВІСА відносять: тип мікроелектронної технології (КМОП,МОП, ТТЛШ, ЭСЛ); кількість кристалів, що утворять МП; довжину слова, оброблюваного МП; швидкодія МП (тактова частота); ємність адресуемой пам'яті; ефективність системи команд; число рівнів переривань; можливість прямого доступу до пам'яті; номінальні параметри використовуваних сигналів; число вхідних у МПК додаткових ВІСА й виконувані ними функції; кількість і рівні живлячих напруг; потужність розсіювання МП.

Мікропроцесорні ВІС  можна розділити на: однокристальні МП із фіксованою розрядністю слова, з фіксованою системою команд і, як правило, з керуючим пристроєм з «схемною» логікою; богатокристальні мікро програмувані МП; однокристальні мікро-ЕВМ; аналогові мікропроцесори для цифрової обробки сигналів.

У даній курсовій роботі необхідно спроектувати мікропроцессорну систему обробки даних.

1. РОЗРОБКА СТРУКТУРНОЇ СХЕМИ СИСТЕМИ

Структурна схема даної  системи повинна мати наступні компоненти: мікроконтролер, ОЗП, ПЗП, ЦАП, контролер клавіатури й індикації, адаптер паралельного інтерфейсу, клавіатуру та індикацію, інтервальний таймер (згідно із завдання).

Взаємодія мікроконтроллера з зовнішньою пам’ятю і периферійними  пристроями проводиться по шині адреси. Дані передаються і приймаються  мікроконтролером по шині даних для вибору комірок пам’яті чи портів вводу-виводу. Керуючі сигнали передаються по шині керування. Через провода цієї шини передаються сигнали, які повідомлюють про стан мікропроцесора і підключенних до нього пристроїв, операціях вводу виводу та запиту на обслуговування зовнішніх пристроїв Увесь масив пам’яті розділен на дві області: ОЗП і ПЗП. В ПЗП зберігаються програми вводу і виводу інформації. В ОЗП розміщуються дані, які необхідно тимчасово зберігати у процесі обробки програми. Для забезпечення тимчасових затримок, отримання одиничних імпульсів заданої тривалості та генерація послідовностей імпульсів служить програмуємий інтервальний таймер (Т).

Рис. 1 – Структурна схема пристрою.

ОЗП – оперативний запам'ятовувальний пристрій

ПЗП – постійний запам'ятовувальний пристрій

МК – мікроконтролер

ККіІ – контролер індикації й клавіатури

ША – шина адреси

ШД – шина даних

ШК – шина керування

ЦАП – цифро-аналоговий перетворювач

АПІ – адаптер паралельного інтерфейсу, який служить для розширення в                        мікроконтролері кількості портів

T – програмуємий інтервальний таймер

ВЗ – вузел збросу

К – клавіатура

І – індикатор

2. РОЗРОБКА І ОПИС ПРИНЦИПОВОЇ СХЕМИ СИСТЕМИ

Розробка принципової  схеми буде проводитись кількома етапами. Буде розлоблено функціональні блоки які треба буде зв`язати між собою шинами. Вібір елементів буде проводитись згідно завданню. Для побудови структурної схеми необхідно точно визначити необхідні вузли системи і зв'язку між ними.

2. 1 Розробка мікропроцесорного  блоку

Основний елемент системи – мікроконтролер ATmega128, ATmega128L    8-розрядний AVR-мікроконтролер з внутрісистемно програмованою флэш-пам'яттю ємкістю 128 кбайт

Відмітні особливості: 

• Високопродуктивний, малопотужний 8-розрядний AVR-мікроконтролер  • Розвинена RISC-архітектура    

•     133 могутніх інструкцій, більшість з яких виконуються за один машинний цикл    

– 32 8-разр. регістрів загального призначення + регістри управління   вбудованою периферією    

–  Повністю статична робота    

–  Продуктивність до 16 млн. операцій в секунду при тактовій   

          частоті 16 Мгц    

–  Вбудований умножаючий пристрій виконує множення за 2 машинних циклу 

• Незалежна пам'ять програм і даних   

–  Зносостійкість 128-ми кбайт внутрісистемно перепрограмміруємой флэш-пам'яті: 1000 циклів запис/стирання   

–  Опциональний завантажувальний сектор з окремим програмованим захистом

Внутрішньосистемне програмування  вбудованою завантажувальною програмою.

Гарантована двухоперационность: можливість читання під час запису

–  Зносостійкість 4 кбайт ЕСППЗУ: 100000 циклів запис/стирання     

–  Вбудоване статичне ОЗУ ємкістю 4 кбайт    

–  Опциональная можливість адресації зовнішньої пам'яті розміром до 64 кбайт   

–  Програмований захист коду програми    

–  Інтерфейс SPI для внутрішньосистемного програмування

• Інтерфейс JTAG (сумісність із стандартом IEEE 1149.1)    

• Граничне сканування відповідно до стандарту JTAG   
• Обширна підтримка функцій вбудованої відладки    
• Програмування флэш-пам'яті, ЕСППЗУ, біт конфігурації і захисту через інтерфейс JTAG 

• Відмітні особливості периферійних пристроїв    

• Два 8-разр. таймера-лічильника з роздільними переддільниками і режимами порівняння    
• Два розширених 16-разр. таймера-лічильника з окремими переддільниками, режимами порівняння і режимами захоплення   
• – Лічильник реального часу з окремим генератором   
• Два 8-разр. каналів ШИМ    
• 6 каналів ШИМ з програмованим дозволом від 2 до 16 розрядів   
• Модулятор виходів порівняння    
• 8 мультіплексированних каналів 10-розрядного аналогово-цифрового перетворення

8 несиметричних каналів 

7 диференціальних каналів 

2 диференціальних каналу  з вибірковим посиленням з  1x, 10x і 200x

–  Двухпроводной послідовний інтерфейс, орієнтований не передачу даних в байтном форматі

• Два канали програмованих послідовних УСАПП   
• Послідовний інтерфейс SPI з підтримкою режимів ведучий/підлеглий     
• Програмований сторожовий таймер з вбудованим генератором    
• Вбудований аналоговий компаратор 

• Спеціальні можливості мікроконтролера    

• Скидання при подачі живлення і програмована схема скидання при зниженні напруги живлення    
• Вбудований RC-генератор  , що калібрується,
• Зовнішні і внутрішні джерела переривань    
• Шість режимів зниження енергоспоживання: холостий хід (Idle), зменшення шумів АЦП, економічний (Power-save), виключення (Power-down), черговий (Standby) і розширений черговий (Extended Standby)    
• Програмний вибір тактової частоти    
• Конфігураційний біт для перекладу в режим сумісності з ATmega103    
• Загальне виключення підтягаючих резисторів на всіх лініях портів введення-виводу  

• Уведення-виведення і корпуси

• 53 программируемые лінії введення-виводу     
• 64-выв. корпус TQFP 

• Робоча напруга    

• 2.7 - 5.5В для ATmega128L    
• 4.5 - 5.5В для ATmega128 

• Градації по швидкодії    

• 0 - 8 Мгц для ATmega128L    
• 0 - 16 Мгц для ATmega128

Короткий огляд :

ATmega128 – малопотужний 8-разр. КМОП мікроконтролер, заснований  на розширеній RISC-архітектурі AVR. За рахунок виконання більшості  інструкцій за один машинний цикл ATmega128 досягає продуктивності 1 млн. операцій в секунду/МГц, що дозволяє проектувальникам систем оптимізувати співвідношення енергоспоживання і швидкодії.

Ядро AVR поєднує багатий  набір інструкцій з 32 універсальними робочими регістрами. Все 32 регістри безпосередньо підключено до арифметико-логічного пристрою (АЛУ), який дозволяє вказати два різні регістри в одній інструкції і виконати її за один цикл. Дана архітектура володіє більшою ефективністю коду за рахунок досягнення продуктивності в 10 разів вище в порівнянні із звичайними CISC-мікроконтролерами.

ATmega128 містить наступні  елементи: 128 кбайт внутрісистемно  програмованої флэш-пам'яті з підтримкою читання під час запису, 4 кбайт ЕСППЗУ, 4 кбайт статичного ОЗУ, 53 лінії універсального введення-виводу, 32 універсальні робочі регістра, лічильник реального часу (RTC), чотири гнучкі таймери-лічильники з режимами порівняння і ШИМ, 2 УСАПП, двухпроводной послідовний інтерфейс орієнтований на передачу байт, 8-канальний 10-разр. АЦП з опциональним диференціальним входом з програмованим коефіцієнтом посилення, програмований сторожовий таймер з внутрішнім генератором, послідовний порт SPI, випробувальний інтерфейс JTAG сумісний із стандартом IEEE 1149.1, який також використовується для доступу до вбудованої системи відладці і для програмування, а також шість програмно вибираних режимів зменшення потужності. Режим холостого ходу (Idle) зупиняє ЦПУ, але при цьому підтримуючи роботу статичного ОЗУ, таймерів-лічильників, SPI-порту і системи переривань. Режим виключення (Powerdown) дозволяє зберегти вміст регістрів, при зупиненому генераторі і виключенні вбудованих функцій до наступного переривання або апаратного скидання. У економічному режимі (Power-save) асинхронний таймер продовжує роботу, дозволяючи користувачеві зберегти функцію відліку часу в той час, коли решта частини контроллера знаходиться в стані сну. Режим зниження шумів АЦП (ADC Noise Reduction) зупиняє ЦПУ і всі модулі введення-виводу, окрім асинхронного таймера і АЦП для мінімізації імпульсних шумів в процесі перетворення АЦП. У черговому режимі (Standby) кварцевый/резонаторный генератор продовжують роботу, а решта частини мікроконтролера знаходиться в режимі сну. Даний режим характеризується малою споживаною потужністю, але при цьому дозволяє досягти найшвидшого повернення в робочий режим. У розширеному черговому режимі (Extended Standby) основний генератор і асинхронний таймер продовжують працювати.

Мікроконтролер проводиться  за технологією високощільної незалежної пам'яті компанії Atmel. Вбудована внутрісистемно програмована флэш-пам'ять дозволяє перепрограмувати пам'ять програм безпосередньо усередині системи через послідовний інтерфейс SPI за допомогою простого програматора або за допомогою автономної програми в завантажувальному секторі. Завантажувальна програма може використовувати будь-який інтерфейс для завантаження прикладної програми у флэш-пам'ять. Програма в завантажувальному секторі продовжує роботу в процесі оновлення прикладної секції флэш-пам'яті, тим самим підтримуючи двухоперационность: читання під час запису. За рахунок поєднання 8-разр. RISC ЦПУ з внутрісистемно самопрограммируемой флэш-пам'яттю в одній мікросхемі ATmega128 є могутнім мікроконтролером, що дозволяє досягти високого ступеня гнучкості і ефективної вартості при проектуванні більшості додатків вбудованого управління. ATmega128 підтримується повним набором програмних і апаратних засобів для проектування, в т.ч.: Сі-компілятори, макроасемблери, програмні отладчики/симуляторы, внутрішньосистемні емулятори і оцінні набори.

Умовне графічне позначення мікроконтроллера ATmega128 наведено на рис.2.

Рис. 2 Умовне графічне позначення мікроконтроллера ATmega128

Найменування виводів ATmega128:

Електричні характеристики

Гранично-допустимі параметри

Статичні характеристики

Завдяки тому що шина даних  і адреси в МК ATmega128 сполучені й мають поділ тільки в часі, то для їхнього поділу будемо використати регістр із третім станом К1810ИР82 для зберігання адреси.

Восьмирозрядні буферні  регістри  К1810ИР82 використовуються для організації запам'ятовуючих пристроїв, портів уводу-виводу, мультиплексорів і т. п. Буферні регістри складаються із восьми тригерів Т з виходними схемами 5Ш з трьома станами.

Формувач має дві  групи — А і В виводів, а  також два керуючих виводи — SТB та ОЕ. Дозвіл передачі залежить від рівня сигналу на виводі ОЕ, а напрямок передачі визначається рівнем сигналу на виводі Т.

Електричні параметри  К1830ИР82.

1. Вхідний струм низького рівня не більше 0,2 мА
2. Вхідний струм високого рівня не більше 50 мкА
3. Вихідна напруга низького рівня не більше 0,45 В при струмі 32мА
4. Вихідна напруга високого рівня не меньше 2,4 В при струмі 1мА

Рис. 3 – Умовне графічне позначення К1830ИР82

Для створення адресації зовнішніх  пристроїв використовується дешифратор 3-8. На входи якого потрапляють молодші розряди адреси, а на виході установлюються сигнали вибору кристалу мікросхеми.

Рис.4 – Умовне графічне позначення К155ИД7

В цій мікро ЄОМ  присутні пять зовнішніх пристроїв. Таким чином селектор адреси повинен бути більше ніж на пять розрядів, а також він повинен мати інверсні виходи для керування виборкою кристалів які також інверсні. Вишче приведений (SN74138N) повністю задовольняє цим вимогам.

Розробка фізичних адрес  зовнішніх пристроїв:

Рис.5 – Схема підключення процесорного блоку

2. 2 Розробка блоку  пам’яті (ОЗП і ПЗП)

Розрахуємо ОЗП:

Ісходні дані:

Кількість комірок зовнішнього  ОЗП N_ОЗП – 5К×8

Вхідні струми:

при логічному 0, I_IL – 1,6 мА

при логічній 1, I_IH – 0,1 мА

Вхідна ємкість логічних схем навантаження, С_I – 10 пФ

Монтажні ємкості усіх ланцюгов (С_м =  20 пФ).

Згідно завдання кількість  комірок ОЗП складає N_ОЗП.

Розрядність ОЗП n_ОЗП повинна відповідати розрядності обробки даних ЦП.

Інформаційна ємкість С_ОЗП визначається по формулі:

У якості мікросхеми ОЗП виберемо К537РУ10.

Необхідна швидкодія ОЗП визначається по тимчасовим діаграмам ЦП. Для МК ATmega128 тривалість циклу запусу (зчитування) t_С равно 3Т_МТ, де Т_МТ – тривалість машинного такту.

При частоті кварцевого резонатора f_тг = 10 МГц тривалість дорівнює:

Тривалість циклу мікросхеми пам’яті t_cy повинна задовольняти нерівності:

Для даної мікросхеми пам’яті ємкість 2К, а розрядність слова 8 біт:

Розрахуємо число ВІС ОЗП в ряду матриці:

де n_БИС – розрядність обраної мікросхеми пам’яті.

Визначимо число розрядів стовбців матриці:

де N_БИС – кількість комірок обраної мікросхеми пам’яті.

Загальна кількість  ВІС ОЗП дорівнює:

Таким чином, кількість корпусів ОЗП дорівнює 2.

Рис. 6 – Умовне графічне позначення ОЗП К537РУ10

Найменування виводів:

A0 ÷ A10 – адресні входи.

WR/RD – сигнал запису/зчитування.

CS – chip select, чіп вибору.

CEO – виход дозволу.

D0 ÷ D7 – шина даних вводу/виводу.

ОЗП представляє собою статичний асинхронний оперативно запом’ятовуючий пристрій.

Режими роботи ОЗП:

Технологічні та електричні характеристики К537РУ10:

Технологія — КМОП

Організація — 2К×8

Час виборки, ns — не більш 220

Напруга живлення, V — 5

Струм живлення, мА

у режимі звернення – 30

у режимі зберігання – 1-2

Вхідна напруга, V

при логічному 0 – min 0 – max 0,4

при логічній 1 – min 0,9Ucc – max 0,5

Вихідна напруга, V

при логічному 0 – min 0 – max 0,4

при логічній 1 – min 2,4 – max 0,4

Вихід – 3 с.

Діапазон робочих температур, ºС – -10 - +70

Визначимо струмове I_DL и I_DH і ємкістне С_D навантаження для схем вводу інформації в ОЗП по формулам:

I_DL = m_c * I_IDL = 1 * 1,6 = 1,6 мА

I_DH = m_c * I_IDH = 1 * 0,1 = 0,1 мА

C_D = m_c * C_ID + C_m = 1 * 10 + 20 = 30 пФ

де I_IDL, I_IDH – вхідні струми логічного 0 і логічної 1 по інформаційним ланцюгам обраної ВІС ОЗП.

C_ID – вхідна ємкість по інформаційному входу ВІС ОЗП.

Визначимо стум навантаження і ємкістне навантаження для схем вводу адреси по адресовим ланцюгам ВІС ОЗП по формулам:

I_AL = m * I_IAL = 1 * 1,6 = 1,6 мА

I_AH = m * I_IAH = 1 * 0,1 = 0,1 мА

C_A = m * C_IA + C_m = 1 * 10 + 20 = 30 пФ

де I_IАL, I_IAH – вхідні токи логічного 0 і логічної 1 по адресовим ланцюгам обраної ВІС ОЗП.

C_IА – вхідна ємкість по адресовому входу ВІС ОЗП.

Визначимо струми навантаження I_CSL, I_CSH і величину ємкісного навантаження С_CS по ланцюгам вибору мікросхем (CS) по формулам:

I_CSL = m_p * I_ICSL = 1 * 1,6 = 1,6 мА

I_CSH = m_p * I_ICSH = 1 * 0,1 = 0,1 мА

C_CS = m_p * C_ICS + C_m = 1 * 10 + 20 = 30 пФ

де I_ICSL, I_ICSH – вхідні струми логічного 0 і логічної 1 по ланцюгам вибору (CS) ВІС ОЗП.

C_СS – вхідна ємкість по ланцюгам вибору мікросхем (CS) ВІС ОЗП.

Значення I_CSL, I_CSH и C_CS не повинні перевищувати максимально допустимі значення для обраних мікросхем, забезпечующих вибір ВІС ОЗП.

Розрахуємо ПЗП:

Ісходні дані:

Кількість комірок зовнішнього  ПЗП N_ПЗП – 2К×8

Вхідні струми:

при логічному 0, I_IL – 0,25 мА

при логічній 1, I_IH – 0,04 мА