Разработка дискретного устройства

Аннотация.

В данном курсовом проекте необходимо разработать и построить принципиальную схему дискретного устройства, который  будет включать в себя генератор  тактового импульса, параллельно-последовательный  счётчик импульсов на JK – триггерах с коэффициентом счёта 20, параллельного и последовательно-параллельного регистров, шифратора, дешифратора на ПЛМ и устройства сравнения. Реализовать все в базисе И-НЕ. При этом необходимо как минимум один раз упростить функцию алгебры логики используя метод минимизации Квайна-Мак-Класки.

Так же необходимо подобрать элементную базу, на которой будет построено  данное дискретное устройство.

Содержание

Введение                    4

1 Разработка дискретного устройства                5

1.1 Синтез генератора импульсов                7

1.2 Синтез счетчика импульсов                                                                                       14

1.3  Синтез дешифратора                                                 17

1.4  Синтез шифратора                                                                           19

1.5  Синтез  параллельного регистра                                                20

1.6 Синтез последовательно-параллельного регистра                                                22

1.7 Синтез устройства сравнения                                                       29

Заключение                                       25

Список  используемых источников                                                       26

Приложение  А Схема электрическая принципиальная                                                27

Приложение  Б Спецификация                                                                                         28

Введение

Огромнейшее влияние автоматизированные системы  управления оказали на развитие железнодорожного транспорта. Без них немыслимо  безопасное движение современных поездов. Применение устройств автоматизации  обеспечивает увеличение пропускной способности  железных дорог. В связи с этим на них лежит большая ответственность  в обеспечении безотказности. Работа систем железнодорожной автоматики протекает в сложных эксплуатационных условиях определяемых большими скоростями движения, тяжёлыми климатическими условиями.

На  сегодняшний день этап научно-технического прогресса характеризуется повсеместным внедрением принципиально новой  техники. Ускорение научно-технического прогресса в значительной степени  зависит от успехов современной  микроэлектроники, в частности интегральной микроэлектроники, являющейся современной  элементной базой электронных устройств  автоматики, телемеханики и связи.

Интегральные  микросхемы значительно расширили  диапазон применения электронных устройств  на железнодорожном транспорте. Они  создали возможность для совершенствования  систем: автоматического регулирования  движения поездов, радиосвязи, учета, и  планирования технологических процессов  на железнодорожном транспорте автоматической локомотивной сигнализации и ряда других.

Основными преимуществами цифровых систем связи  по сравнению с аналоговыми являются: высокая помехоустойчивость за счет передачи сообщений двоичными сигналам, так как в цифровых системах передачи информационные параметры переносчиков в процессе модуляции принимают  конечное количество разрешенных значений, причем переход от одного разрешенного значения к другому осуществляется через конечные промежутки времени. Цифровые методы передачи позволяют  значительно повысить помехоустойчивость и уменьшить накопление помех  вдоль тракта передачи путем восстановления сигнала. Возможность использования  сравнительно простых методов запоминания  и хранения сообщений путем записи их в различного рода цифровых регистрах  и запоминающих устройствах.

Процесс проектирования дискретного устройства обычно разделяют на четыре этапа: системное  или архитектурное, логическое, техническое  и технологическое.

Все этапы проектирования завершает  изготовление образца, его наладка  и проведение опытных испытаний.

Основные  цели и задачи курсового проекта - закрепить теоретический материал по дисциплине, получить необходимые  навыки по инженерному проектированию дискретных устройств автоматики, телемеханики и связи, научиться разрабатывать  электрические схемы, изучить методы синтеза дискретных устройств.

1.1 Синтез генератора импульсов

Генератор прямоугольных импульсов (рисунок 1) собран на логических элементах И-НЕ.

В данной схеме резистор R1 используется для начального запуска генератора. Напряжение на выходе генератора имеет вид последовательности прямоугольных импульсов, которые в свою очередь воздействуют на другие составляющие части дискретного устройства.

Частота генерации задается с высокой  точностью с помощью кварцевого резонатора ZQ1. Тип квартцевого резонатора: РГО5 на 100МГц. Тип корпуса: МА (миниатюрный плоский металлический корпус с 2 выводами под панель).

В соответствии с выходной частотой R1=1кОм.

Рисунок 1 – генератор тактовых импульсов.

Т.к. частота кварцевого резонатора 100МГц, то период импульсов будет  равен:

Рисунок 2 – временная диаграмма генератора.

В качестве элементов И-НЕ используются элементы микросхемы К555ЛА3, описание которой  приведено ниже.

Рисунок 3 - Цоколевка ИМС К555ЛА3.

Таблица 1. Параметры ИМС К555ЛА3

Таблица 2. Назначение выводов К555ЛА3.

В качестве резистора R1 используется резистор: С2 - 14 - 0.25 - 1кОм ± 0.1%

1.2 Синтез счетчика импульсов

Счетчики импульсов – это  дискретные устройства с памятью, осуществляющие подсчет числа поступающих входных  импульсов и хранящих подсчитанное число в виде двоичного кода. По заданию необходимо разработать, суммирующий счетчик с параллельно-последовательным переносом коэффициентом счета 20. В качестве устройств памяти необходимо использовать JK- триггеры.

Т.к счетчик параллельно-последовательный то внутри каждой декады производится параллельный, а между декадами –  последовательный перенос. Коэффициент  счета 20, следовательно счетчик имеет  две декады: десятки и единицы. При этом Ксч самой старшей  декады равен 2 (что меньше десяти), поэтому  для этой декады будем использовать отдельную таблицу истинности. Для синтеза данного счетчика необходимо построить таблицу истинности, в которую включаются столбцы текущих и последующих состояний триггеров счетчика, столбцы текущих и последующих состояний триггеров счетчика, столбцы определения функций возбуждения (вызывающих переключения) триггеров и столбец номера входного импульса.

Заполнение стобцов функций  возбуждения триггеров осуществляется на основе таблицы переходов JK-триггера (таблица 3).

Таблица 3. Таблица переходов JK-триггера.

Таблица 4. Таблица истинности единиц.

Таблица 5. Таблица истинности десятков.

По  заданию необходимо использовать хотя бы один раз минимизацию методом  Квайна-Мак-Класки, в остальных случаях  будет использована минимизация  картами Карно.

Метод Квайна-Мак-Класки применим для минимизации  функции J_1е (учитывая то, что ФАЛ частично заданная):

Таблица 6. Таблица истинности функции J_1e.

Из  частично заданной функции J_1e получиv полностью заданную функцию J₀ посредством замены на нуль безразличных состояний функции J_1e. Из той же частично заданной функции J_1e получиv новую полностью заданную функцию J₁ путем замены на единицу безразличных состояний функции J_1e.

Таблица 7. Таблица истинности функций J_1e, J_1, J_0.

Перепишем данную функцию, подставив вместо ее инверсных аргументов «0», а вместо неинверсных – «1» и получим:

Разобьем  номера функции на группы по числу  единиц. После разбиения на группы, выполняется сравнение соседних групп. При сравнении отыскиваются те пары кодов, которые отличаются одним разрядом на соответствующих позициях. Тот разряд, которым кодовые комбинации различаются, заменяется прочерком, а полученная комбинация записывается в ту из сравниваемых групп, которая имела меньший номер.

Таблица 8. Таблица склеивания.

Таблица 9. Таблица поглощений.

Можно заметить, что ядер функции  у нас нет. Выбранные дополнения выделены овалом. Тогда  _.

Далее строим таблицу 10, в которой отражается результат перекрытия между конъюнкциями упрощенной функции  и функции J₀.

Таблица 10. Таблица перекрытий.

Далее используем минимизацию картами  Карно.

Рисунок 4 – Карты Карно.

По  картам Карно построим функции:

     т.к по заданию мы имеем базис И-НЕ, то сразу же преобразуем функцию к нашему базису:

Функции десятков сразу же видны  по таблице истинности:

Схема счётчика изображена на рисунке 5, а  его импульсно-временная диаграмма  выходных сигналов триггеров счётчика - на рисунке 6.

Рисунок 5 – Схема счетчика.

В данной схеме в качестве элементов  DD2-DD4 взят согласно заданию JK-триггер: КР1554ТМ2 (рисунок 7).

Рисунок 7 - Цоколевка ИМС КР1554ТМ2.

Таблица 11. Назначение выводов ИМС КР1554ТМ2.

В качестве элементов DD6-DD10 используются элементы микросхемы К555ЛА3, описание которой приведено выше (таблица 2).

Также в данной схеме используются элементы микросхемы K555ЛА4 (элемент DD5) и микросхемы К555ЛА1 (элемент DD9).

Рисунок 8 - Цоколевка ИМС К555ЛА4.

Таблица 12. Назначение выводов ИМС  К555ЛА4.

Рисунок 9 - Цоколевка ИМС К555ЛА1.

Таблица 13. Назначение выводов ИМС  К555ЛА1.

1.3 Синтез дешифратора.

Дешифратор  – комбинационное дискретное устройство, позфоляющее получить на одном из десятичных выходов логическую единицу, эквивалентную поданномы на входы  двоичному коду.

Дешифроаторы  широко применяются для вывода информации из дискретных устройств и систем. Осоновная функция дешифратора  заключается в том, чтобы информация, выдаваемая цифровыми устройтвами, была понятна человеку, выполняющему обслуживание цифровой системы либо устройства.

Для синтеза дешифратора строиться  таблица истинности, на основе которой  получаем аналитическую зависимость  выходов от входов. Затем выражения преобразуем к базису ИЛИ-НЕ. В дешифраторе мы берем базис ИЛИ-НЕ, а не И-НЕ, т.к. он будет у нас реализован на ПЛМ (транзисторы выполняют операцию ИЛИ-НЕ).

Таблица 14. Таблица истинности дешифратора.

Перейдем  к посторению дешифратора. На рисунке изображено точечное начертание на ПЛМ нашего дешифратора. Все резисторы в этой схеме номиналом 1кОм.  В качестве транзисторов выбраны би-полярные транзисторы согласно серии ТТЛ. Эквивалентной схемой является микросхема КМ1556ХП4.  Данная схема ПЛМ (типа PAL) на 16 входов, 8 выходов, 64 произведений, мощность потребления 1.2 Вт, 4 регистровых выхода.

Рисунок 10 – микросхема КМ1556ХП4.

Рисунок 11 – временная диаграмма  дешифратора.

Рисунок 11 – Схема дешифратора.

1.4 Синтез шифратора.

Шифратор  – комбинационное дискретное устройство, позволяющее получить на выходе кодовую  комбинацию, соответствующую десятичному  номеру входа, на котором появилась  логическая единица.