Разработка функциональных узлов ЭВМ
Министерство образования Российской Федерации
Государственное образовательное учреждение высшего
профессионального образования
«Тихоокеанский
Кафедра «Вычислительная техника»
РАЗРАБОТКА ФУНКЦИОНАЛЬНЫХ УЗЛОВ ЭВМ
Курсовой проект
по дисциплине: «Схемотехника ЭВМ»
12-и
разрядный сдвиговый регистр
с возможностью
Выполнил: студент гр. ВМ-91Анисимов А.В.
Проверил: старший преподаватель Агеев В. В.
Хабаровск – 2012г.
сщке
Тихоокеанский государственный университет
Кафедра «Вычислительная техника»
«Утверждаю»
Зав. кафедрой _______________
«____» _______________200__ г.
З А Д А Н И Е
по курсовому проектированию
по дисциплине «Схемотехника ЭВМ»
Студенту 4 курса группы ВМ-91 Факультета АИТ
Анисимову Андрею Валерьевичу
Дата выдачи задания 13 сентября 2012 г.
Срок выполнения проекта и сдачи зачета 30 декабря 2012 г.
1. Тема проекта: Разработка функциональных узлов ЭВМ.
2. Исходные данные к проекту: Спроектировать 12-и разрядный сдвиговый регистр с возможностью или последовательной загрузки или параллельной загрузки через 4х контактный разъем за 12 и 3 такта соответственно. Организовать возможность поразрядного сдвига уже загруженной информации вправо. Организовать 4 режима индикации: Загрузка, сдвиг, ошибка, индикация состояния регистра.
3. Перечень подлежащих разработке вопросов:
разработкака алгоритма работы устройства;
рзработка функциональной схемы устройства;
разработка VHDL-модель цифрового устройства;
разработана принципиальная схема устройства, выбор и обоснование элементной базы;
построение временных диограмм работы устройства и расчет параметров, характеризующих его быстродействие.
4. Перечень графического материала:
функциональная и принципиальная схемы устройства (лист А2);
Руководитель проекта:
Задание принял к исполнению:
Изм.
Лист
№ докум.
Подпись
Дата
Лист
2
Анисимов А. В. КП. ВМ-91.090700505
Содержание:
Алгоритм
работы устройства
Введение
Анализ
задачи
Перечень
выбранных электронных
Синтез
Синтез
логических функций для ПЗУ
Синтез
КС
Моделирование
Структурное
моделирование устройства
Поведенческое
моделирование
Временные диаграммы
Временные
диаграммы структурного описания
Временные
диаграммы поведенческого описания
Анализ
Временных задержек
Заключение
Библиографический
список
Изм.
Лист
№ докум.
Подпись
Дата
Лист
4
Анисимов А. В. КП. ВМ-91.090700505
Введение:
Регистр — последовательное или параллельное логическое устройство, используемое для хранения n-разрядных двоичных чисел и выполнения преобразований над ними.
Регистр представляет собой
упорядоченную
Рис. 1. 4-х разрядный сдвиговый регистр, преобразователь последовательного кода в параллельный
Фактически любое цифровое устройство можно представить в виде совокупности регистров, соединённых друг с другом при помощи комбинационных цифровых устройств.
Основой построения регистров являются D-триггеры, RS-триггеры.
Типичными для регистров являются следующие операцииИзм.
Лист
№ докум.
Подпись
Дата
Лист
5
Анисимов А. В. КП. ВМ-91.090700505
:
- приём слова в регистр;
- передача слова из регистра;
- поразрядные логические операции;
- сдвиг слова влево или вправо на заданное число разрядов;
- преобразование последовательного кода слова в параллельный и обратно;
- установка регистра в начальное состояние (сброс).
Регистры классифицируются по следующим видам:
- накопительные (регистры памяти, хранения);
- сдвигающие.
В свою очередь сдвигающие по способу ввода-вывода делятся:
- параллельные - запись и считывание информации происходит одновременно на все входы и со всех выходов;
- последовательные - запись и считывание информации происходит в первый триггер, а та информация, которая была в этом триггере, перезаписывается в следующий - то же самое происходит и с остальными триггерами;
- комбинированные;
Последовательные (сдвигающие) регистры представляют собою цепочку разрядных схем, связанных цепями переноса. Основной режим работы — сдвиг разрядов кода от одного триггера к другому на каждый импульс тактового сигнала. В однотактных регистрах со сдвигом на один разряд вправо слово сдвигается при поступлении синхросигнала. Вход и выход последовательные (англ. Data Serial Right, DSR).
Изм.
Лист
№ докум.
Подпись
Дата
Лист
6
Анисимов А. В. КП. ВМ-91.090700505
Согласно требованиям синхронизации в сдвигающих регистрах, не имеющих логических элементов в межразрядных связях, нельзя применять одноступенчатые триггеры, управляемые уровнем, поскольку некоторые триггеры могут за время действия разрешающего уровня синхросигнала переключиться неоднократно, что недопустимо. Появление в межразрядных связях логических элементов, и тем более, логических схем неединичной глубины упрощает выполнение условий работоспособности регистров и расширяет спектр типов триггеров, пригодных для этих схем. Многотактные сдвигающие регистры управляются несколькими синхропоследовательностями. Из их числа наиболее известны двухтактные с основным и дополнительным регистрами, построенными на простых одноступенчатых триггерах, управляемых уровнем. По такту С1 содержимое основного регистра переписывается в дополнительный, а по такту С2 возвращается в основной, но уже в соседние разряды, что соответствует сдвигу слова. По затратам оборудования и быстродействию этот вариант близок к однотактному регистру с двухступенчатыми триггерами.
Примеры:
SN74ALS164 (КР1533ИР8) — восьмиразрядный
сдвиговый регистр с
SN74ALS165 (КР1533ИР9)— восьмиразрядный сдвиговый регистр с параллельной выгрузкой, работающий в двух режимах: параллельной загрузки и сдвига,
SN74198 (КР1533ИР13) — восьмиразрядный
реверсивный сдвиговый регистр,
SN74LS295 (КР1533ИР16) — четырёхразрядный реверсивный сдвиговый регистр с тремя состояниями выходов, имеющий четыре режима работы: параллельная загрузка, сдвиг влево, сдвиг вправо и блокировка.
Анализ задачи:
ДляИзм.
Лист
№ докум.
Подпись
Дата
Лист
7
Анисимов А. В. КП. ВМ-91.090700505
Реализации задачи нам понадобятся 3 четырехразрядных сдвиговых регистра по одной тетраде 12-и разрядного слова на каждый регистр. Индикация так же потетрадная в 16-ричном режиме непосредственно с каждого регистра, управляемая соответствующим логическим входом. Режим сдвига обеспечим с помощью простейшей КС и дополнительного входа «Разрешение Сдвига». При сдвиге более чем на 12 символов или сдвига всех нулей в регистре выведем на индикаторы сообщение об ошибке. В качестве дешифратора семисегментного дисплея выберем микросхему ПЗУ, в которую запишем произвольные логический функции для корректного отображения 16-ричной индикации и индикации дополнительных символов. Выбор режимов работы и соответствующих режимов индикации реализуем с помощью КС, управляющей состоянием мультиплексоров, на входы которых подадим нужные нам символы разрядов выходных слов. Примерная схема будущего устройства представлена на рисунке 2.
Изм.
Лист
№ докум.
Подпись
Дата
Лист
8
Анисимов А. В. КП. ВМ-91.090700505
Рис. 2. Функциональная схема устройства
Перечень выбранных электронных компонентов и их аналогов:
1.Регистры
Для реализации в первую
очередь понадобится 4х разрядный
сдвиговый регистр с
Микросхема представляет собой четырехразрядный универсальный сдвиговый регистр. Корпус К155ИР1 типа 201.14-1, масса не более 1 г
Рис. 3. Изм.
Лист
№ докум.
Подпись
Дата
Лист
9
Анисимов А. В. КП. ВМ-91.090700505
Корпус К155ИР1
1 - информационный вход V1;
2 - вход первого разряда D1;
3 - вход второго разряда D2;
4 - вход третьего разряда D3;
5 - вход четвертого разряда D4;
6 - вход выбора режима V2;
7 - общий;
8 - вход синхронизации C2;
9 - вход синхронизации C1;
10 - выход четвертого разряда;
11 - выход третьего разряда;
12 - выход второго разряда;
13 - выход первого разряда;
14 - напряжение питания.
Рис. 4. Условное графическое обозначение К155ИР1
Для реализации потребуется три подобных микросхемы. Зарубежными аналогами этого регистра являются микросхемы SN7495N, SN7495J. При структурном моделировании в САПР maxplus2 ALTERA, взяты примитивы 7495, соответствующие данному регистру, из стандартно включенной библиотеки.
Изм.
Лист
№ докум.
Подпись
Дата
Лист
10
Анисимов А. В. КП. ВМ-91.090700505
2.Мультиплексоры
Возможность индикации состояний,
в которых находится схема, определяется
наличием мультиплексоров 4-1, на входы
которых подаются выходы с регистров,
а также соответствующие
Рис. 5. Корпус К531КП2
1 - вход разрешения V1;
2 - вход выборки разряда S2;
3 - вход информационный A3;
4 - вход информационный A2;
5 - вход информационный A1;
6 - вход информационный A0;
7 - выход A;
8 - общий;
9 - выход D;
10 - вход информационный D0;
11 - вход информационный D1;
12 - вход информационный D2;
13 - вход информационный D3;
14 - вход выборки разряда S1;
15 - вход разрешения V2;
16 - напряжение питания.
Рис. 6. Условное графическое обозначение К531КП2
Для реализации нужно 8 таких микросхем. Последний мультиплексор из двух в микросхеме будет не подключенным. Таким образом мы сформируем логический вектор из 15 значений. Зарубежными аналогами этого мультиплексора являются микросхемы SN74153N, SN74153J. При структурном моделировании в САПР maxplus2 ALTERA, взяты примитивы 74153, соответствующие данному мультиплексору, из стандартно включенной библиотеки.
Изм.
Лист
№ докум.
Подпись
Дата
Лист
11
Анисимов А. В. КП. ВМ-91.090700505
3.Дешифратор семисегментного диплея
В качестве дешифратора будем использовать ПЗУ К155РЕ3, которую предполагается запрограммировать для корректного отображения 16-ричных чисел и нескольких служебных символов. Индивидуальный набор индицируемых символов необходим для отображения состояния работы регистра.
Рис. 7. Корпус К155РЕ3
1 - выход B1;
2 - выход B2;
3 - выход B3;
4 - выход B4;
5 - выход B5;
6 - выход B6;
7 - выход B7;
8 - общий;
9 - выход B8;
10 - вход адресный A0;
11 - вход адресный A1;
12 - вход адресный A2;
13 - вход адресный A3;
14 - вход адресный A4;
15 - вход разрешения выборки PB;
16 - напряжение питания.
Рис. 8. Условное графическое обозначение К155РЕ3
Изм.
Лист
№ докум.
Подпись
Дата
Лист
12
Анисимов А. В. КП. ВМ-91.090700505
Для реализации потребуется 3 микросхемы по одной для каждого регистра К155ИР1. Режим отображения состояний регистра будет так же определяться входом PB постоянного запоминающего устройства РЕ3. Зарубежным аналогом этого ПЗУ является микросхема S8223. При структурном моделировании в САПР maxplus2 ALTERA, не использовались примитивы отвечающие за К155РЕ3.
4.Счетчик
Счетчик в данной схеме нужен чтобы переключить дисплеи в состояние «Ошибка». После переключения в состояние «Сдвиг» максимальное число тактов сдвига будет равно разрядности регистра т.е. 12. После 12 сдвигов в любом случае содержимое регистров будет – все нули. Счетчик необходим чтобы на 13-й такт вывести на дисплеии сообщение
Изм.
Лист
№ докум.
Подпись
Дата
Лист
13
Анисимов А. В. КП. ВМ-91.090700505
об ошибке. Для этих целей удобно исспользовать счетчик – делитель на 12 К155ИЕ4.
Рис. 9. Корпус К155ИЕ4
1 - вход счетный С2;
2,3,4,13 - свободные;
5 - напряжение питания +Uп;
6 - вход установки 0 R0(1);
7 - вход установки 0 R0(2);
8 - выход Q4;
9 - выход Q3;
10 - общий;
11 - выход Q2;
12 - выход Q1;
14 - вход счетный C1.
Рис. 10. Корпус К155ИЕ4
Изм.
Лист
№ докум.
Подпись
Дата
Лист
14
Анисимов А. В. КП. ВМ-91.090700505
Рис. 11. Функциональная схема К155ИЕ4
Счетчик представляет собой отдельный делитель на 2 со своим синхровходом, два делителя на 3 и один делитель на 6 с общим синхровходом. Ввиду этого для организации делителя на 12 необходимо соединить выход Q1 со входом C2. Зарубежными аналогами этого регистра являются микросхемы SN7492N, SN7492J. Обнаружено некоторое несоответствие аналогов отечественной микросхеме. Западный аналог является отдельным делитель на 2 со своим синхровходом, двумя делителя на 2 и одним делитель на 3 с общим синхровходом. При структурном моделировании в САПР maxplus2 ALTERA, взяты два примитива 7492, соответствующие данному счетчику, из стандартно включенной библиотеки.
5.Дисплеи
В качестве дисплея взяты три обычных желто-зеленых индикатора АЛС338Б1 его достоинства: удобство монтажа и низкая цена порядка 30р. В качестве аналога можно использовать строенный желтый семисегментный индикатор BC56-11YWA фирмы Kingbright с еще более низкой ценой около 75р. Его размер почти идентичен трем отечественным дисплеям.
Таблица. 1. Итоговый список микросхем и их аналогов
Отечественная ИМС |
количество |
Аналог |
количество |
|
3 |
SN7495N, SN7495J |
3 |
|
8 |
SN74153N, SN74153J |
8 |
|
3 |
S8223 |
3 |
|
1 |
SN7492N, SN7492J |
2 |
|
3 |
BC56-11YWA |
1 |
Синтез логических функций для ПЗУ:
Необходимо синтезировать набор логических функций, управляющий показаниями семисегментного дисплея. Построим таблицу учитывающую 19 значений: 16 для индикации 16-ричных чисел и символы “L”, “H” и “r”
Таблица. 2. Таблица дешифрации значений
символ |
A4A3A2A1A0 |
abcdefg | |
0 |
0 |
00000 |
0000001 |
1 |
1 |
00001 |
1001111 |
2 |
2 |
00010 |
0010010 |
3 |
3 |
00011 |
0000110 |
4 |
4 |
00100 |
1001100 |
5 |
5 |
00101 |
0100100 |
6 |
6 |
00110 |
0100000 |
7 |
7 |
00111 |
0001111 |
8 |
8 |
01000 |
0000000 |
9 |
9 |
01001 |
0000100 |
10 |
A |
01010 |
0001000 |
11 |
b |
01011 |
1100000 |
12 |
C |
01100 |
0110001 |
13 |
d |
01101 |
1000010 |
14 |
E |
01110 |
0110000 |
15 |
F |
01111 |
0111000 |
- |
L |
10000 |
1110001 |
- |
H |
10001 |
1001000 |
- |
r |
10010 |
1111010 |
Изм.
Лист
№ докум.
Подпись
Дата
Лист
15
Анисимов А. В. КП. ВМ-91.090700505
заполним карты Карно, составим ДНФ и определим примерное количество требуемых микросхем логики без учета инверсий:
Лист № докум. Подпись Дата Лист 16 Анисимов А. В. КП. ВМ-91.090700505
|
000 |
001 |
011 |
010 |
110 |
111 |
101 |
100 |
00 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
01 |
0 |
1 |
0 |
0 |
1 |
0 | ||
11 |
X |
X |
X |
X |
X |
X |
X | |
10 |
1 |
1 |
X |
1 |
X |
X |
X |
X |
Для реализации на логических элементах потребуется как минимум 2 микросхемы К155ЛА1 и одна К155ЛЕ1.
000 |
001 |
011 |
010 |
110 |
101 |
100 | ||
00 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
01 |
0 |
1 |
1 |
1 | ||||
X |
X |
X |
X |
X |
X |
|||
10 |
1 |
0 |
X |
1 |
X |
X |
X |
X |
Для реализации на логических элементах потребуется как минимум 1 микросхемы К155ЛА1, одна К155ЛА4, одна К155ЛА3 и одна К155ЛЕ.
000 |
001 |
010 |
110 |
111 |
101 |
100 | ||
00 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
01 |
0 |
0 |
0 |
0 |
1 |
1 | ||
X |
X |
X |
X |
X |
X |
X |
||
10 |
1 |
0 |
X |
1 |
X |
X |
X |
X |
Для реализации на логических
элементах потребуется как
001 |
011 |
010 |
110 |
111 |
100 | |||
00 |
0 Лист № докум. Подпись Дата Лист 17 Анисимов А. В. КП. ВМ-91.090700505
|
1 |
0 |
0 |
0 |
1 |
0 |
1 |
01 |
0 |
0 |
1 |
1 |
0 |
0 | ||
11 |
X |
X |
X |
X |
X |
X |
X | |
10 |
1 |
X |
1 |
X |
X |
X |
X |
