Счётчики и триггеры
содержание
ТЕХНИЧЕСКОЕ ЗАДАНИЕ
Введение 2
1 Арифметико-логическое устройство 4
1.1Организация и принцип действия 4
1.2 Счётчик команд 5
2 Триггеры и счётчики. Разновидность и порядок работы 7
2.1 Триггеры. Виды триггеров 7
2.2 Счётчики 12
3 Описание функциональной схемы 4-х разрядного суммирующего счётчика на асинхронных Т-триггерах с инверсными динамическими входами 15
4 Практическая реализация счётчика заданной микросхемы (К555ИЕ14) 18
Заключение 21
список
литературы 22
Введение
Все цифровые вычислительные устройства построены на элементах, которые выполняют те или иные логические операции. Одни элементы обеспечивают переработку двоичных символов, представляющих цифровую или иную информацию, другие — коммутацию каналов, по которым передается информация, наконец, третьи — управление, активизируя различные действия и реализуя условия их выполнения. Электрические сигналы, действующие на входах и выходах названных элементов, имеют, как правило, два различных уровня и, следовательно, могут быть представлены двоичными символами, например 1 или 0.Принято считать, что логическому нулю соответствует низкий уровень напряжения, а логической единице — высокий.
Рис.1- Кодирование двоичной информации
Таким образом, каждому сигналу на входе или выходе двоичного элемента ставится в соответствие логическая переменная, которая может принимать лишь два значения: состояние логической единицы (событие истинно) и состояние логического нуля (событие ложно). Эти переменные называют булевыми по имени английского математика Дж. Буля, который еще в девятнадцатом столетии разработал основные положения математической логики.
Любую логическую функцию всегда можно представить в виде совокупности простейших логических операций. К таким операциям относятся:
- отрицание (операция «НЕ»);
-
логическое умножение (
-
логическое сложение (дизъюнкция, операция
«ИЛИ»).
1 Арифметико-логическое устройство
- Организация и принцип действия
Исходные данные (операнды) по командам
УУ считываются из ОЗУ в регистры первого
и второго операндов (связь 1). Выборка
программы из памяти осуществляется с
помощью счётчика команд. Счетчик команд
— регистр УУ, содержимое которого соответствует
адресу очередной выполняемой команды;
служит для автоматической выборки программы
из последовательных ячеек памяти. Из
УУ в блок управления АЛУ поступает команда
на выполнение той или иной операции (связь
2), которая передается им в операционную
часть (связь 3). В соответствии с этой командой
операционная часть выполняет нужное
действие с данными, которые выбираются
из регистров первого и второго операндов
(связь 6). Результат заносится в регистр
результата (связь 4), откуда – в ОЗУ (связь
5).
Рис.2-Схема
построения АЛУ
1.2 Счётчик команд
Та часть процессора, которая выполняет команды, называется арифметико-логическим устройством (АЛУ), а другая его часть, выполняющая функции управления устройствами, называется устройством управления (УУ).
Обычно эти два устройства выделяются чисто условно, конструктивно они не разделены.
Структурная схема управляющего устройства показана на рисунке 3.
Рис.3-Структурная схема УУ.
Выборка программы из памяти осуществляется с помощью счетчика команд. Этот регистр процессора последовательно увеличивает хранимый в нем адрес очередной команды на длину команды.
А так как команды программы расположены в памяти друг за другом, то тем самым организуется выборка цепочки команд из последовательно расположенных ячеек памяти. Блок центрального управления генерирует сигнал о начале выполнения очередной команды (связь 1). Ее адрес А находится в счетчике адреса команд.
Блок выборки из памяти по сигналу считывает из ОЗУ по адресу А, который выбирается из счетчика адреса команд (связь 8), очередную команду (связь 2) и помещает ее на временное хранение в регистр команд (связь 3).
Дешифратор кода операции выбирает код (связь 4) и расшифровывает его. Затем передает информацию блоку формирования управляющих сигналов (связь 10):
если операция арифметическая, от блока формирования управляющих сигналов поступает сигнал в блок выборки из памяти (связь 5) с командой считать из ОЗУ операнды, расположенные по адресам, указанным в регистрах первого и второго операндов (связь 6), и поместить их в соответствующие регистры АЛУ. Затем формируется сигнал в АЛУ на выполнение нужной операции (связь 7). Счетчик адреса команд увеличивается на объем команды (связь 9);
если операция ввода-вывода, блок формирования управляющих сигналов формирует сигнал УВв и УВыв (связь 7). Счетчик адреса увеличивается на объем команды (по связи 9);
если
операция условного перехода, блок
центрального управления анализирует
результат предыдущей операции, находящийся
в АЛУ. Если знак результата отрицателен,
в счетчик адреса команд записывается
адрес из регистра первого операнда.
Если знак положителен, в счетчик
адреса команд записывается адрес из
регистра второго операнда. Если результат
равен 0, в счетчик адреса команд
добавляется 1 (эти связи не показаны).
Так реализуется принцип
Если операция безусловного перехода,
в счетчик адреса команд пересылается
содержимое регистра первого операнда
(связь не показана).
2 Триггеры и счётчики. Разновидность и порядок работы
2.1 Триггеры. Виды триггеров
Триггером называется устройство, обладающее двумя состояниями устойчивого равновесия и способное под воздействием внешнего управляющего сигнала переходить скачком из одного состояния в другое.
Основные области применения триггера:
• запоминающая ячейка в устройствах электронной памяти ЭВМ;
• элемент деления на 2 в импульсных счетчиках и делителях
частоты;
• устройство для расширения (увеличения длительности)
импульсов;
• устройство,
восстанавливающее форму
Классификация триггеров по способу организации логических
связей:
• триггеры с раздельным запуском или триггеры с установочными
входами – RS-триггеры;
• триггеры со счетным входом Т-триггеры;
• Триггеры с приемом информации по одному входу – D-триггеры;
• Универсальные триггеры – JK-триггеры.
По способу записи информации триггеры делят на асинхронные и синхронизируемые (тактируемые). В асинхронных триггерах информация, записанная в триггер, может изменяться в любой момент времени при изменении входных сигналов. В синхронизируемых триггерах информация на выходе может меняться только в определенные моменты времени, задаваемые дополнительным синхронизирующим сигналом.
Как правило, триггер имеет два выхода: прямой Q и инверсный Q. Состояние триггера определяется по прямому выходу Q. Число входов зависит от выполняемых функций:
• S – вход установки триггера в единичное состояние;
• R – вход установки триггера в нулевое состояние;
• Т – счетный вход;
• D – вход приема информации;
• С – вход синхронизации;
• J,K – логические входы;
• V – вход разрешения / запрета работы триггера.
Условные обозначения
Рис. 4.
Условные обозначения триггеров
В основе всех схем триггеров
лежит основной (базовый) асинхронный
RS-триггер. RS-триггер может быть
построен на двух логических элементах
И-НЕ (рис.5) (или ИЛИ-НЕ). Элементы охвачены
цепями обратных связей, для чего выход
каждого элемента подключен к одному из
входов другого элемента. Триггер имеет
два входа: S – вход установки в единичное
состояние (от англ. set– установка)
и R – вход сброса в нулевое состояние
(от англ. reset– сброс). Логика элементов
И-НЕ, на которых построен триггер,
имеет простое словесное выражение: любой
ноль на входе дает единицу на выходе.
Из этого следует, что управляющими сигналами
для этого триггера будут сигналы логического
0.При подаче нуля на вход S
и единицы на вход R
(S=0, R=1) на прямом выходе будет уровень
логической 1. Эта единица по цепи обратной
связи поступает на один из входов нижнего
по схеме элемента и вместе с единицей
на входе R дает логический 0 на инверсном
выходе. Это режим установки триггера
в единичное состояние. При входных сигналах
S=1 и R=0 триггер будет установлен
в нулевое состояние: на прямом выходе
уровень логического 0, на инверсном –
1.
Рис. 5. Схема асинхронного RS-триггера и его условное
обозначение (кружки у входов указывают на инверсные входы
– управление сигналом логического 0)
На
(рис.6) содержатся таблицы переходов, отражающие
порядок функционирования RS-триггера
на элементах И-НЕ и ИЛИ-НЕ соответственно.
| Qn | Qn+1 | Режим работы | ||
| 0 | 0 | 0 | х | Запрещенный |
| 0 | 0 | 1 | х | Запрещенный |
| 0 | 1 | 0 | 1 | Установка |
| 0 | 1 | 1 | 1 | Установка |
| 1 | 0 | 0 | 0 | Сброс |
| 1 | 0 | 1 | 0 | Сброс |
| 1 | 1 | 0 | 0 | Хранение |
| 1 | 1 | 1 | 1 | Хранение |
| S | R | Q | Qn+1 | Режим работы |
| 0 | 0 | 0 | 0 | Хранение |
| 0 | 0 | 1 | 1 | Хранение |
| 0 | 1 | 0 | 0 | Сброс |
| 0 | 1 | 1 | 0 | Сброс |
| 1 | 0 | 0 | 1 | Установка |
| 1 | 0 | 1 | 1 | Установка |
| 1 | 1 | 0 | х | Запрещенный |
| 1 | 1 | 1 | х | Запрещенный |
Рисунок 6. Таблицы переходов RS-триггера на элементах И-НЕ (сверху) и ИЛИ-НЕ
В таблицах приняты следующие обозначения: Qn – исходное состояние, Qn+1 – новое состояние триггера, х – неопределенное состояние.
В поисках универсального триггера был синтезирован RS-триггер в JK-триггер. Одновременная подача единичных сигналов на входы R и S запрещены. Очень хотелось бы избавиться от этой неприятной ситуации. Для того чтобы исключить запрещённое состояние, схема триггера изменена таким образом, что при подаче двух единиц JK-триггер превращается в счётный триггер. Это означает, что при подаче на тактовый вход C импульсов JK-триггер изменяет своё состояние на противоположное.
При комбинации J=0 и К=0 триггер работает
в режиме хранения. При J=1 он устанавливается
если Q1=0 и Q2=1. Сброс происходит при K=1, когда
Q1=1 и Q2=0 по фронтальному управлению. При
J=1 и K=1 триггер ведёт себя как Т-триггер.
2.2 Счётчики
Счетчик - это устройство, на выходе которого сигналы в определенном коде отображают число импульсов, поступивших на счетный вход. Счетчики строятся на базе триггеров. Счетчик, образованный цепочкой из n последовательно соединенных триггеров, может подсчитать в двоичном коде 2nимпульсов. ЧислоКсч=2n называется коэффициентом счета, число n определяет количество разрядов двоичного числа.
Информация снимается с прямых и (или) инверсных выходов всех триг-геров. В паузах между входными импульсами триггеры сохраняют свои со- стояния, т.е. счетчик запоминает число входных импульс.
Нулевое состояние всех триггеров принимается за нулевое состояние счетчика в целом. Остальные состояние нумеруются по числу поступивших входных импульсов. Когда число входных импульсов Nвх>Kсч , происходит переполнение, после чего счетчик возвращается в нулевое состояние и цикл повторяется. Коэффициент счета, таким образом, характеризует число входных импульсов, необходимое для выполнения одного цикла и возвращения в исходное состояние. Число входных импульсов и состояние счетчика взаимно определены только для первого цикла.
После окончания каждого цикла на выходах последнего триггера возни- кают перепады напряжения. Это определяет второе назначение: деление числа входных импульсов. Если входные сигналы периодичны и следуют с частотой Fвх, то частота выходных сигналов равна Fвых=Fвх/Ксч . В этом случае коэффициент счета называется коэффициентом деления и обозначается как Кдел.
Счетчики характеризуются емкостью и быстродействием. Емкость счет-чика численно равна коэффициенту счета и определяет число импульсов, доступное счету за один цикл.
Быстродействие счетчика определяется
разрешающей способностьюtраз.сч
и временем установки кода счетчика tуст.
Разрешающая способность - это минимальное
время между двумя входными сигналами.
Рассмотрим основные классификации счетчиков. Если при каждом импульсе код нарастает, то счетчик называется суммирующим, если уменьшается, то вычитающим.
Счетчики могут быть асинхронными и синхронными.
В синхронных счетчиках счетные импульсы подаются одновременно на все тактовые входы, а каждый из триггеров цепочки служит по отношению к последующим только источником информационных сигналов. Срабатывание триггеров параллельного счетчика происходит синхронно, и задержка пере-ключения всего счетчика равна задержке одного триггера. Число разрядов у этих счетчиков обычно не превышает 6, поскольку с повышением числа разрядов число внутренних логических связей быстро растет.
Синхронные счетчики применяются в быстродействующих
устройствах. Одним из недостатков является
то, что каскад, предшествующий счетчику,
должен иметь достаточную мощность, чтобы
управлять несколькими триггерами.
3 Описание функциональной схемы 4-х разрядного суммирующего счётчика на асинхронных Т-триггерах с инверсными динамическими входами
Асинхронный двоичный счётчик работает в двоичной системе счисления. Они могут строиться на различных разновидностях триггеров. Самая простая структура получается на Т-триггерах. JK-и RS-триггеры могут соединяться таким образом, что они работают как Т-триггеры(рис.7)
Рисунок 7. Схема включения JK-триггера в режиме Т-триггера
Логика работы Т-триггера: при подаче каждого тактового импульса меняет свое состояние на противоположное.
На схеме (рис.8) показан двоичный суммирующий счётчик, построенный на 4-х Т-триггерах. Каждый триггер имеет обьем памяти в один бит и отвечает за один бинарный разряд. Получаемый на выходе результат – двоичное число имеет столько разрядов, сколько триггеров имеется в счётчике.
Рис.8.Логическая схема четырехразрядного суммирующего счетчика на асинхронных Т-триггерах типа JK с инверсными динамическими входами
Т-триггеры схемы (рис.8) переключаются
при переходе сигнала с 1 на 0, то есть обратным
фронтом сигнала. Переходные процессы
и временные диаграммы представлены на
(рис.9).
Рис.9. Временная диаграмма работы счетчика, представленного на рисунке 8.
JK-триггеры должны работать как Т-триггеры. На все J-и K- входы нужно подать состояние 1, т.е. соединить с напряжением питания. Как переключаются триггеры? С прямым или обратным фронтом? Ведомый триггер переключается с обратным фронтом. Передача сигнала в следующий триггер происходит с обратным фронтом.
Если суммирующий счётчик построен на Т-триггерах, переключаемых прямым фронтом импульса, то для переключения следующего триггера применяется инверсный выход Q.
4 Практическая реализация счётчика заданной микросхемы (К555ИЕ14)
Микросхема К555ИЕ14 представляет собой четырёхразрядный двоичный счётчик .
Поступление на вход микросхемы счётчика очередного импульса ( уровня логической 1 ) вызывает увеличение, на одну единицу хранимого в счётчике четырёхразрядного двоичного числа. Таким образом, данное логическое устройство, осуществляет операцию суммирования предыдущего значения двоичного числа с единицей.
3.Разрядность счётчика ( n ) определяется количеством выходов разрядов, и в нашем случае: n=4
Коэффициент пересчёта счётчика К555ИЕ14 =10
Максимальное значение числа, зафиксированное счётчиком в одном цикле:
N – 1 = 10 – 1 = 9 = 1001
Входы (С1 и С2), на которые подаются тактовые импульсы, инверсные динамические.
Так
как представленный, в нашем случае,
счётчик – четырёхразрядный, то,
следовательно при суммировании
поступающих на вход микросхемы 54 импульсов
с хранимым в триггерах этого счётчика
двоичного числа 1110 (2), на выходах микросхемы
(Q1 ÷ Q4 ) зафиксируется следующее двоичное
число:
Дано:
N = 9
M
= 54
A
= 1110;
Двоичный
код = ?
Определим, сколько импульсов предварительно
просчитал счётчик, зафиксировав исходный
код 1110:
А
= 1110(2) = 14(10)
5.2Определим
общее число импульсов, поступивших в
счётчик :
14
+ 54 = 68
5.3
Чтобы зафиксировать число 68, счётчик
просчитает 6 полных циклов и в последнем
цикле зафиксирует остаток :
68
– К × 10 = 68 – 6× 10 = 8(10) = 1000(2)
Остаток – число 8 двоичным кодом 1000 будет зафиксирован на выходах счётчика.
Заключение
Счетчиками называют устройства, ведущие счет числа импульсов.
Счетчики применяют не только для счета, но и для выполнения иных операций, которые можно свести к счету импульсов, а именно: преобразование количества импульсов в определенный код, деление частоты, суммирование или вычитание количества сигналов, распределение сигналов и т.д.
Основным параметром счетчика является коэффициент (модуль) счета Ксч .
Коэффициент счета равен количеству различных состояний счетчика. Именно столько необходимо импульсов, чтобы счетчик вернулся в исходное состояние.
Асинхронные счетчики представляют собой
цепочку триггеров, в которой импульсы,
подлежащие счету, поступают на вход первого
триггера, а сигнал переноса передается
последовательно от одного разряда к другому.
Главное достоинство таких счетчиков
– простота схемы. Увеличение разрядности
осуществляется подключением дополнительных
триггеров к выходу последнего триггера.
Основной недостаток асинхронных триггеров
– сравнительно низкое быстродействие,
поскольку триггеры срабатывают последовательно,
один за другим, т.е. происходит суммирование
задержек каждого триггера. Из этого следует,
что чем выше разрядность, тем ниже быстродействие
счетчика.
список литературы
1. Алексенко А.Г. Микросхемотехника. - М.: Радио и связь. - 1982.
2. Бирюков С.А. Применение цифровых микросхем серий ТТЛ и КМОП. -М.: ДМК. -2000
3. Букреев Я.П. Микроэлектронные схемы цифровых устройств.- М.: Радио и связь.-1990.
4. Зельдин
Е.А. Цифровые интегральные
5. Бойт К. Цифровая электроника. – изд-во «Техносфера», 2007.
6. Малышев А.А. Основы цифровой техники.- М.: Радио и связь.- 1984
7. Овечкин Ю.А. Микроэлектроника -М.: Радио и связь.- 1982.
8.Угрюмов
Е. Цифровая схемотехника. – С-Петербург,
изд-во «БХВ-Петербург», 2002.