Синтез составного дискретного устройства
ВВЕДЕНИЕ
Современные системы автоматики, телемеханики и связи (АТ и С) имеют преимущественно электронное, микроэлектронное и микропроцессорное исполнение. Подавляющее большинство выпускаемых промышленностью и разрабатываемых систем АТ и С являются дискретными.
В настоящее время дискретные устройства получили весьма широкое распространение во всех сферах человеческой деятельности – от бытовых приборов до техники, отвечающей за безопасность на железнодорожном транспорте. Применение их не ограничивается выполнением базовых элементарных функций, многие ДУ являются интегрированными в состав более сложных устройств. Применение дискретных устройств в железнодорожной автоматике и телемеханике (ЖАТ) позволяет в полной мере реализовать функции систем ЖАТ.
Целью настоящего курсового проекта является синтез составного дискретного устройства. Синтез дискретного устройства (ДУ) будем выполнять по частям, производя раздельный синтез электрических схем проектируемых узлов и блоков ДУ с последующей увязкой блоков в единую схему.
1.АНАЛИЗ ИНФОРМАЦИИ И ПОСТАНОВКА ЗАДАЧИ
Дискретное устройство включает в свой состав следующие блоки: генератор тактовых импульсов (ГИ), счетчик импульсов (СТ), дешифратор (ДС), шифратор (СД), последовательно-параллельный регистр (RG), параллельный регистр (RG) и устройство сравнения (УС). Структурная схема ДУ приведена на рисунке 1.
Рисунок 1 – Структурная схема ДУ
Произведем расстановку количества выводов на шину с раздельных блоков ДУ. Генератор импульсов формирует последовательность импульсов с заданной частотой следования, разрядность шины составит 1. Импульсы генератора поступают на параллельный вычитающий счетчик СТ и последовательно-параллельный регистр RG. Пять разрядов счетчика СТ подают свои значения на дешифратор ДС.
Минимальное значение на счетчике составит 00000, максимальное -11000. Количество десятичных выходов, эквивалентных поданному на входы двоичному коду будет равно 24. Шифратор формирует код 3а+2, максимальное значение составит 01010. Разрядность шифратора будет равна 5.
Рисунок 2 – Распределение выводов ДУ
Данные с шифратора поступают на параллельный регистр; передача данных осуществляется по фронту внешнего сигнала тактирования с генератора импульсов. Сигнал с регистра RG передается в устройство сравнения. Также ко входу устройства сравнения подключаются 5 разрядов последовательно-параллельного регистра . Устройство сравнения анализирует поступившие сигналы. В случае совпадения на выходе схемы присутствует логическая единица.
2.СИНТЕЗ БЛОКОВ ДИСКРЕТНОГО УСТРОЙСТВА
2.1 Синтез генератора импульсов
Генератор импульсов вырабатывает прямоугольные импульсы с заданной частотой. Схема генератора приведена на рисунке 3. Частота импульсов определяется значением емкости конденсатора С1. Резистор R1, включенный параллельно инвертору на базе элементов ИЛИ-НЕ, является обратной отрицательной связью, обеспечивает цепь заряда-разряда конденсатора С1.
Элемент D1.3 является буферным, разделяя таким образом цепь заряда-разряда и цепи синхронизации.
Рисунок 3 – Схема генератора импульсов
Элемент D1.3 является буферным, разделяя цепь заряда-разряда конденсатора и линию выхода. Частота следования импульсов примем 100кГц. Значение сопротивления R1 составит 300 Ом, для задания частоты 100кГц С1 должно составить 0,1мкФ. На выходе генератора присутствует сигнал со скважностью ½.
Рисунок 4 – Временная диаграмма работы генератора
2.2 Синтез счетчика импульсов
Построим вычитающий счетчик с параллельным переносом на JK - триггерах и Ксч = 24. Логические связи между триггерами реализуем в базисе «ИЛИ-НЕ». Для синтеза данного счетчика необходимо построить таблицу истинности, в которую включаются столбцы текущих и последующих состояний триггеров счетчика, столбцы определения функций возбуждения (вызывающих переключения) триггеров и столбец номера входного импульса. Количество триггеров счетчика определяется по той же формуле, что и для асинхронных счетчиков. Заполнение столбцов функций возбуждения триггеров осуществляется на основе переходов для JK -триггера (таблица 1).
Столбцы текущих состояний в таблице истинности счетчика (таблица 1.19) показывают код десятичного числа в столбце с номером входного импульса, а столбцы последующих состояний – уменьшенный на единицу код десятичного числа столбца с номером входного импульса.
Таблица 1 – Таблица переходов JK - триггера
Q |
J |
K |
0 ® 0 |
0 |
~ |
0 ® 1 |
1 |
~ |
1 ® 0 |
~ |
1 |
1 ® 1 |
~ |
0 |
Количество триггеров для Ксч = 24 будет равно k=int[log224]=5. Заполним таблицу истинности счетчика. В последней строке таблицы зададим переход триггеров в исходное состояние (код 11000), что равносильно автоматической установке счетчика в начальное положение. Поскольку счетчик должен быть вычитающим, то в столбце с номером входного импульса десятичное число все время уменьшается на единицу. Таблицу истинности строится для определения функций возбуждения JK триггеров таким образом, чтобы они вызвали реализацию триггерами алгоритма вычитания в двоичной интерпретации.
После того как текущие и последующие состояния триггеров заполнены, приступим к определению функций Ji и Ki для каждого из триггеров счетчика.
Таблица 2 – Таблица истинности вычитающего счетчика с Ксч=24
№ п.п |
Текущие состояния триггеров |
Последующие состояния триггеров |
Функции возбуждения | |||||||||||||||||
Q1 |
Q2 |
Q3 |
Q4 |
Q5 |
Q1 |
Q2 |
Q3 |
Q4 |
Q5 |
J1 |
K1 |
J2 |
K2 |
J3 |
K3 |
J4 |
K4 |
J5 |
K5 | |
24 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
~ |
0 |
~ |
1 |
1 |
~ |
1 |
~ |
1 |
~ |
23 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
~ |
0 |
0 |
~ |
~ |
0 |
~ |
0 |
~ |
1 |
22 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
~ |
0 |
0 |
~ |
~ |
0 |
~ |
1 |
1 |
~ |
21 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
~ |
0 |
0 |
~ |
~ |
0 |
0 |
~ |
~ |
1 |
20 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
~ |
0 |
0 |
~ |
~ |
1 |
1 |
~ |
1 |
~ |
19 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
0 |
~ |
0 |
0 |
~ |
0 |
~ |
~ |
0 |
~ |
1 |
18 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
~ |
0 |
0 |
~ |
0 |
~ |
~ |
1 |
1 |
~ |
17 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
~ |
0 |
0 |
~ |
0 |
~ |
0 |
~ |
~ |
1 |
16 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
~ |
1 |
1 |
~ |
1 |
~ |
1 |
~ |
1 |
~ |
15 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
~ |
~ |
0 |
~ |
0 |
~ |
0 |
~ |
1 |
14 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
~ |
~ |
0 |
~ |
0 |
~ |
1 |
1 |
~ |
13 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
~ |
~ |
0 |
~ |
0 |
0 |
~ |
~ |
1 |
12 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
~ |
~ |
0 |
~ |
1 |
1 |
~ |
1 |
~ |
11 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
~ |
~ |
0 |
0 |
~ |
~ |
0 |
~ |
1 |
10 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
~ |
~ |
0 |
0 |
~ |
~ |
1 |
1 |
~ |
9 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
~ |
~ |
0 |
0 |
~ |
0 |
~ |
~ |
1 |
8 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
~ |
~ |
1 |
1 |
~ |
1 |
~ |
1 |
~ |
7 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
~ |
0 |
~ |
~ |
0 |
~ |
0 |
~ |
1 |
6 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
~ |
0 |
~ |
~ |
0 |
~ |
1 |
1 |
~ |
5 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
~ |
0 |
~ |
~ |
0 |
0 |
~ |
~ |
1 |
4 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
~ |
0 |
~ |
~ |
1 |
1 |
~ |
1 |
~ |
3 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
~ |
0 |
~ |
0 |
~ |
~ |
0 |
~ |
1 |
2 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
~ |
0 |
~ |
0 |
~ |
~ |
1 |
1 |
~ |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
~ |
0 |
~ |
0 |
~ |
0 |
~ |
~ |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
~ |
1 |
~ |
0 |
~ |
0 |
~ |
0 |
~ |
Рисунок 5 – Карта соответствия десятичного кода счета
Рисунок 6 – Упрощение с помощью карты Карно для J1
Исходя из рисунка 6, получим значение для функции возбуждения J1:
Рисунок 7 – Упрощение с помощью карты Карно для К1
Исходя из рисунка 7, получим значение для функции возбуждения К1:
Рисунок 8 –Карта Карно для J2
Исходя из рисунка 8, получим значение для функции возбуждения J2:
;
Рисунок 9 – Упрощение с помощью карты Карно для К2
Исходя из рисунка 9, получим значение для функции возбуждения K2:
;
Рисунок 10 – Упрощение с помощью карты Карно для J3
Исходя из рисунка 10, получим значение для функции возбуждения J3:
;
Рисунок 11 – Упрощение с помощью карты Карно для K3
Исходя из рисунка 11, получим значение для функции возбуждения K3:
;
Рисунок 12 – Упрощение с помощью карты Карно для J4
Исходя из рисунка 12, получим значение для функции возбуждения J4:
Рисунок 13 – Упрощение с помощью карты Карно для K4
Исходя из рисунка 13, получим значение для функции возбуждения K4:
;
Рисунок 14 – Упрощение с помощью карты Карно для J5
Исходя из рисунка 14, получим значение для функции возбуждения J5:
Рисунок 15 – Упрощение с помощью карты Карно для K5
Исходя из рисунка 15, получим значение для функции возбуждения K5:
;
После упрощения функций выходного устройства получим следующие значения для функцию возбуждения JK-триггеров.
; ;
; ;
; ;
; ;
;
Преобразуем функции к функции Вебба для реализации базиса ИЛИ-НЕ:
Функция ИЛИ-НЕ реализуется функцией Вебба. Она реализует операцию «стрелка Пирса». Обозначается следующим образом:
Таким образом преобразование сведется к следующему:
Проведем преобразование для необходимых функций:
В таблице истинности задан переход счетчика в исходное состояние при достижении им нуля, специальная схема переустановки не требуется. Для начальной установки при запуске системы используем ручной перезапуск. При перезапуске на входы Set и Reset подается комбинация установки (11000).
В схеме предусмотрена система переустановки. Схема включена в принципиальную схему счетчика. Ручная переустановка происходит после нажатия на выключатель SB1. При запуске системы на базу транзистора VT2 подается напряжение через делитель напряжения, построенный на резисторах R3 и R4. Транзистор переходит в открытое состояние, и по цепи коллектор-эмиттер протекает ток через сопротивление R2. При нажатии на выключатель резистор шунтируется, напряжение на базе при этом снижается до минимального, при этом транзистор VT2 закрывается, цепь коллектор-эмиттер закрывается, на входы S1, R2, S3, R4, R5 подается логический ‘0’ – система устанавливается в состояние, эквивалентное 24 (код 11000).
Рисунок 16 – Принципиальная схема счетчика
Рисунок 17 – Принципиальная схема системы сброса счетчика, а также регистров
2.3 Синтез дешифратора
Дешифратор – комбинационное дискретное устройство, позволяющее получить на одном из десятичных выходов логическую единицу, эквивалентную поданному на входы двоичному коду. На входе дешифратора присутствует двоичный код. Так как дешифратор работает с фиксированными значениями кода, составим таблицу истинности (таблица 3).
Дешифратор реализуем на 8и канальных мультиплексорах с 3 адресными входами.
Так как адресных входов только 3 а переменных у функций на выходе дешифратора 5 будем раскладывать функцию по 3 переменным соответствующим адресным входам мультиплексора.
Также используем элементы ИЛИ-НЕ.
Таблица 3 – Таблица истинности дешифратора
Двоичные кодовые слова |
Десятичное число | ||||
X1 |
X2 |
X3 |
X4 |
X5 |
Yi |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
2 |
0 |
0 |
0 |
1 |
1 |
3 |
0 |
0 |
1 |
0 |
0 |
4 |
0 |
0 |
1 |
0 |
1 |
5 |
0 |
0 |
1 |
1 |
0 |
6 |
0 |
0 |
1 |
1 |
1 |
7 |
0 |
1 |
0 |
0 |
0 |
8 |
0 |
1 |
0 |
0 |
1 |
9 |
0 |
1 |
0 |
1 |
0 |
10 |
0 |
1 |
0 |
1 |
1 |
11 |
0 |
1 |
1 |
0 |
0 |
12 |
0 |
1 |
1 |
0 |
1 |
13 |
0 |
1 |
1 |
1 |
0 |
14 |
0 |
1 |
1 |
1 |
1 |
15 |
1 |
0 |
0 |
0 |
1 |
16 |
1 |
0 |
0 |
1 |
0 |
17 |
1 |
0 |
0 |
1 |
1 |
18 |
1 |
0 |
1 |
0 |
0 |
19 |
1 |
0 |
1 |
0 |
1 |
20 |
1 |
0 |
1 |
1 |
0 |
21 |
1 |
0 |
1 |
1 |
1 |
22 |
1 |
1 |
0 |
0 |
0 |
23 |
1 |
1 |
0 |
0 |
1 |
24 |
Функции Yi на выходе дешифратора реализуем с помощью 8и канальных мультиплексоров с 3 адресными входами. Функция Yi на выходе дешифратора будет соответствовать функции на выходе соответствующего мультиплексора.
- Для 0-го выхода:
Разложим функцию по 3 переменным соответствующим адресным входам мультиплексора.
Таблица 4 – Разложение функции Y1 по 3 переменным
i |
Адресные входы |
Значение функции Di | ||
А1= |
A2= |
А3= | ||
0 |
0 |
0 |
0 |
|
1 |
0 |
0 |
1 |
0 |
2 |
0 |
1 |
0 |
0 |
3 |
0 |
1 |
1 |
0 |
4 |
1 |
0 |
0 |
0 |
5 |
1 |
0 |
1 |
0 |
6 |
1 |
1 |
0 |
0 |
7 |
1 |
1 |
1 |
0 |
Функцию поступающую на первый адресный вход мультиплексора реализуем на элементе ИЛИ-НЕ.
Преобразуем данную функцию к базису ИЛИ-НЕ. Функция ИЛИ-НЕ реализуется функцией Вебба. Она реализует операцию «стрелка Пирса». Обозначается следующим образом:
Для проведения преобразования используем закон Моргана:
Функция ИЛИ-НЕ реализуется функцией Вебба. Она реализует операцию «стрелка Пирса». Обозначается следующим образом:
Таким образом преобразование сведется к следующему:
Проведем преобразование для необходимой функций:
- Для выходов 1 – 24 поступим аналогично.
Схема дешифратора приведена на рисунке 13.
2.4 Синтез шифратора
Шифратор – комбинационное дискретное устройство, позволяющее получить на выходе кодовую комбинацию, соответствующую номеру одного из десятичных входов, на котором появилась логическая единица.
На вход шифратора подается информация с дешифратора, соответствующая 24 десятичным выходам. Сформируем таблицу истинности данного устройства для формирования кода 3a+2. Данный тип кода имеет приращение двоичного кода, эквивалентного 2 к каждому числу двоично-десятичного кода помноженному на 3.
Таблица 5 – Таблица истинности шифратора кода 3a+2
Десятичное число |
Код 3a+2 | ||||
Xi |
Y1 |
Y2 |
Y3 |
Y4 |
Y5 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
2 |
0 |
1 |
0 |
0 |
0 |
3 |
0 |
1 |
0 |
1 |
1 |
4 |
0 |
1 |
1 |
1 |
0 |
5 |
1 |
0 |
0 |
0 |
1 |
6 |
1 |
0 |
1 |
0 |
0 |
7 |
1 |
0 |
1 |
1 |
1 |
8 |
1 |
1 |
0 |
1 |
0 |
9 |
1 |
1 |
1 |
0 |
1 |
10 |
0 |
0 |
0 |
0 |
0 |
11 |
0 |
0 |
0 |
1 |
1 |
12 |
1 |
0 |
1 |
1 |
0 |
13 |
0 |
1 |
0 |
0 |
1 |
14 |
0 |
1 |
1 |
0 |
0 |
15 |
0 |
1 |
1 |
1 |
1 |
16 |
1 |
0 |
0 |
1 |
0 |
17 |
1 |
0 |
1 |
0 |
1 |
18 |
1 |
1 |
0 |
0 |
0 |
19 |
1 |
1 |
0 |
1 |
1 |
20 |
1 |
1 |
1 |
1 |
0 |
21 |
0 |
0 |
0 |
0 |
1 |
22 |
0 |
0 |
1 |
0 |
0 |
23 |
0 |
0 |
1 |
1 |
1 |
24 |
0 |
1 |
0 |
1 |
0 |
Функции выходов шифратора с использованием свойства независимости входов и выходов могут быть получены как дизъюнкция тех входов, на которых значение рассматриваемого выхода равно единице. В аналитическом виде получим:
Преобразуем функции Y1, Y2, Y3,
Y4, к функции Вебба для реализации базиса
ИЛИ-НЕ:
Рисунок 19 – Схема шифратора в код 3а+2
2.5 Синтез параллельного регистра
Параллельные регистры используется для хранения данных. Ввод и вывод информации для таких регистров осуществляется в параллельной форме.
Разрядность регистра составит 5, пришедшие с шифратора данные должны храниться в регистре до прихода следующего импульса синхронизации с входа С. Регистр собран на JK-триггерах, для его реализации потребуется 5 триггеров. Объединим входы J и K через инвертор.
Регистр сохраняет свои значения на выходе независимо от появления сигналов на входе синхронизации. Это связано в первую очередь со спецификой схемы и логики, на которой она сформирована. Входная схема предусматривает наличие тактового генератора, подающего сигналы на регистр, схема управления чтением-записью не предусмотрена. Назначение регистра в этом случае сохранять стабильный сигнал на выходе до прихода следующего импульса синхронизации. Так как схема сравнения, подключаемая к выходу получает сигналы со счетчика СТ2 и регистра, то во время проведения сравнения важно сохранять неизменное значение на выходе регистра .
Схема включения представлена на рисунке 18. Схема регистра приведена на рисунке 19.
Рисунок 20 –Схема включения триггера
Таблица 6 – Таблица истинности триггера
Вход |
J |
K |
Q |
0 |
0 |
1 |
* ® 0 |
1 |
1 |
0 |
* ® 1 |
Сброс регистра производится нажатием кнопки SB2.
Рисунок 21 – Схема параллельного регистра
2.5 Синтез последовательно-
Последовательно-параллельные регистры используется для преобразования двоичных чисел из последовательной формы представления в параллельную. Ввод информации для таких регистров осуществляется в последовательной форме а вывод в параллельной.
Разрядность регистра составит 5, пришедшие с шифратора данные должны храниться в регистре до прихода следующего импульса синхронизации с входа С. Регистр собран на JK-триггерах, для его реализации потребуется 5 триггеров. Объединим входы J и K через инвертор.
Регистр сохраняет свои значения на выходе независимо от появления сигналов на входе синхронизации. Это связано в первую очередь со спецификой схемы и логики, на которой она сформирована. Входная схема предусматривает наличие тактового генератора, подающего сигналы на регистр, схема управления чтением-записью не предусмотрена. Назначение регистра в этом случае сохранять стабильный сигнал на выходе до прихода следующего импульса синхронизации. Так как схема сравнения, подключаемая к выходу получает сигналы со счетчика СТ2 и регистра, то во время проведения сравнения важно сохранять неизменное значение на выходе регистра .
Рисунок 22 –Схема управления записью считыванием информации
Таблица 7 – Таблица истинности триггера
Вход |
J |
K |
Q |
0 |
0 |
1 |
* ® 0 |
1 |
1 |
0 |
* ® 1 |
Сброс регистра производится нажатием кнопки SB1.
Запись происходит когда кнопка SB2 включена, считывание когда выключена.
Рисунок 23 – Схема последовательно-параллельного регистра
2.6 Синтез устройства сравнения
Устройство сравнения производит сравнивание двух чисел на входе. В случае, если числа совпадают, на выходе присутствует значение логической ‘1’, если числа отличаются хотя бы одним разрядом, на выходе присутствует логический ‘0’.
В схеме производится сравнение двух бинарных пятиразрядных чисел. В базисе схемы должна быть заложена поразрядная схема сравнения. Таким образом возможно формировать устройство сравнения со сколь угодно большой разрядностью входных чисел.
Базовый модуль сравнения работает по алгоритму, описанному в таблице 10
Таблица 8 – Таблица истинности базового модуля
№ п.п |
Входы |
Выход | |
D1 |
D1’ |
Q1 | |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
2 |
1 |
0 |
0 |
3 |
1 |
1 |
1 |
Функции Q1-Q5 описываются следующими формулами:
Значение на общем выходе определяется конъюнкцией функций Q1-Q6.
Построение устройства сравнения произведем на программируемой логической матрице (ПЛМ). Для формирования матрицы 1 произведем замену модулей конъюнкции на функции F1-F12. В результате замены получим:
Выразим значения F-функций:
Преобразуем функцию конъюнкции в базис ИЛИ-НЕ.
Рисунок 24 – Схема устройства сравнения
3. ПОСТРОЕНИЕ ВРЕМЕННЫХ ДИАГРАММ
Разработанная схема дискретного устройства работает следующим образом: после включения запускается генератор импульсов, со скважностью импульсов ½. Временная диаграмма работы генератора приведена на рисунке 22. Сигналы с генератора поступают на параллельные вычитающие счетчики с коэффициентом счета 24.
Рисунок 25 – Временная диаграмма работы генератора
Диаграмма работы последовательно-параллельного регистра
Рисунок 26 – Временная диаграмма работы регистра
Диаграмма работы счетчиков приведена на рисунке 23.
Рисунок 27 – Временная диаграмма работы счетчика импульсов
Рисунок 28 – Временная диаграмма работы дешифратора
После счетчика импульсов СТ1 данные поступают на дешифратора. Временная диаграмма приведена на рисунке 24.
Рисунок 29 – Временная диаграмма работы шифратора
Данные дешифратора обрабатываются шифратором. Шифратор формирует кодовую зависимость 3а+2. Временная диаграмма работы шифратора приведена на рисунке 25. С дешифратора сигнал поступает на регистр. Временная диаграмма регистра приведена на рисунке 26.
Рисунок 30 – Временная диаграмма работы параллельного регистра
При правильной работе устройства данные с регистра поступают на устройство сравнения. Временные диаграммы работы устройства сравнения приведена на рисунке 27.
При построении диаграмм задержка логики была принятой незначительной, поэтому временные диаграммы отображены без временной задержки.
Рисунок 27 – Временные диаграммы работы устройства сравнения