Система керування на основі мікропроцесора K1821BM85A
Зміст
1 Вступ 5
2 Опис структурної схеми 6
3 Розробка принципової схеми 9
3.1 Розробка мікропроцесорного модулю 9
3.2 Організація пам’яті
3.3 Розробка блоку клавіатури
3.4 Розробка блоку індикації
3.5 Вибір програмованого таймеру 25
3.6 Розробка блоку АЦП 26
3.7 Розробка блоку ЦАП 28
3.8 Розробка системи переривань 30
3.9 Розробка послідовного інтерфейсу 31
3.10 Розробка дешифратора адреси 33
4 Розробка програмного забезпечення 35
4.1 Розробка програми мікропроцесора 35
4.2 Програмування інтерфейсів вводу-виводу 36
4.3 Програмування
програмованого таймеру
Висновок
Список використаних джерел
Додаток А Система управління об’єктом на базі мікропроцесора і8085. Перелік елементів
1 Вступ
Мікропроцесорна техніка - область електроніки, яка на даному етапі найшвидше розвивається.
Ядром будь-якої мікропроцесорної системи є мікропроцесор або просто процесор Він виконує арифметичні функції (додавання, множення і т.д.), логічні функції (зсуву, порівняння, маскування кодів та ін.), тимчасове збереження кодів (у внутрішніх регістрах), пересилання кодів між вузлами мікропроцесорної системи і багато чого іншого. Кількість таких елементарних операцій, що виконуються процесором, може досягати декількох сотень. Процесор можна порівняти з мозком системи.
Усі свої операції процесор виконує послідовно, тобто одну за іншою, по черзі. Звичайно, існують процесори з паралельним виконанням деяких операцій, зустрічаються також мікропроцесорні системи, у яких кілька процесорів працюють над однією задачею паралельно, але це рідкісні винятки. З одного боку, послідовне виконання операцій - безсумнівна перевага, тому що дозволяє за допомогою тільки одного процесора виконувати будь-які, самі складні алгоритми обробки інформації. Але, з іншого боку, послідовне виконання операцій приводить до того, що час виконання алгоритму залежить від його складності. Прості алгоритми виконуються швидше складних. Тобто мікропроцесорна система здатна зробити все, але працює вона не занадто швидко, адже всі інформаційні потоки приходиться пропускати через один-єдиний вузол - мікропроцесор. У традиційній цифровій системі можна легко організувати паралельну обробку всіх потоків інформації, щоправда, ціною ускладнення схеми.
2 Розробка структурної схеми мікропроцесорної системи на базі мікропроцесора i8085
Структурно контролер складається з двох основних частин: ядра та факультативної частини які зображені на рисунку рисунку 2.1.
Рисунок 2.1 – Структура мікропроцесора
До складу ядра входить мінімальна добірка великих інтегральних схем (ВІС) мікропроцесорного комплекту, необхідних для виконання задач керування. Зокрема, ядро повинно вміщувати:
- Мікропроцесорний модуль з мікропроцесором i8085;
- оперативний запам’ятовуючий пристрій (ОЗП) з організацією 4к слів x1 розряд;
- постійний запам’ятовуючий пристрій (ПЗП) з організацією 2к слів х 4 розрядів;
- програмований таймер;
- контролер переривань;
- послідовний інтерфейс зв’язку з ПЕОМ RS232.
Факультативна частина реалізує аналогові канали вводу-виводу інформації, за допомогою яких контролер взаємодіє з об’єктом керування.
Канали аналогового вводу-виводу реалізуються на підставі відповідних схем АЦП або ЦАП.
Вибір розрядності ЦАП-АЦП виконується згідно з формулами:
NX = log 2 (Xmax / δx); (3.1)
NY = log 2 (Ymax / δy); (3.2)
де: Xmax , Ymax – максимальні величини координат ПВГІ і ГРП;
δx , δy – дозволяюча здатність ПВГІ і ГРП за координатами X і Y .
Для ГРП:
NX = log 2 (300 / 0,25) = 10
NY = log 2 (460 / 0,25) = 11
Для ПВГІ:
NX = log 2 (200 / 0,25) = 9
NY = log 2 (300 / 0,25) = 10
Отримані за формулами (3.1) та (3.2) результатів округлються до цілого числа байтів.
Повна структурна схема показана на рисунку 2.2
Рисунок 2.2 - Повна структурна схема мікропроцесора
3. Розробка принципової схеми мікропроцесорної системи на базі мікропроцесора i8085
3.1 Розробка мікропроцесорного модулю
До складу мікропроцесорного модулю входять:
- мікропроцесор і8085;
- схема синхронізації;
- інтерфейс центрального процесора із системною шиною.
3.1.1 Характеристики мікропроцесора
Мікропроцесор і8085 – це однокристальний восьмирозрядний процесор з фіксованою системною команд. Він має класичну архітектуру з одним акумулятором та окремими шинами адреси і даних. Основна область застосування мікропроцесора і8085 – контролери, які працюють за фіксованою програмою. Мікросхема і8085 виконана за n-МОН технологією і випускаються у 48-контактному керамічному корпусі з двостороннім вертикальним розташуванням виводів (тип DIP).
Мікропроцесор і8085 має такі характеристики:
- напруга живлення – +5 В; споживана потужність – 1,2 Вт;
- тактова частота – 5 МГц. Тривалість виконання операції додавання типу “регістр-регістр” дорівнює 0,8 мкс;
- навантажувальна здатність – один вхід ТТЛ – схеми;
- може обслуговувати 256 пристроїв введення та 256 пристроїв виведення;
- виходи напруг UOL 0.4 В; UOH3.7 В;
- число команд – 80; адресний простір пам’яті – 64 Кбайт;
- число транзисторів у кристалі – 5000.
Умовне графічне позначення мікропроцесора надане на рисунку 3.1
Рисунок 3.1- Умовне графічне позначення мікропроцесора і8085.
3.1.2 Схема синхронізації
Функціонування мікропроцесора і8085 у часі визначається внутрішнім генератором тактових імпульсів(ГТІ). Збудження його може задаватися зовнішнім кварцовим резонатором, RC- чи LC-ланцюгами, або зовнішнім генератором, які підключаються до входів Х1, Х2 мікропроцесора (рисунок 3.2).
Внутрішній ГТІ працює і видає вихідний сигнал SYNC визначає машинний такт ТС, з яким пов'язаний стійкий стан мікропроцесора. Команди виконуються за машинними циклами. Залежно від типу команди для її виконання потрібно один, два, три, чотири або п’ять машинних циклів(МЦ). У кожному МЦ (за виключенням циклу “Шина вільна”) здійснюється звертання до пам’яті чи зовнішнього пристрою.
Рисунок 3.2 - Керування синхронізацією:
а – кварцовим резонатором; б – RC-ланцюгом; в – LC-ланцюгом; г – зовнішнім ГТІ
3.1.3. Інтерфейс
Інтерфейс ЦП із системною шиною виконує такі функції:
Для демультиплексування шини адреси/даних використовуємо регістр 8282
Для буферизація шин використовуємо регістр 8286
Для формування сигналів керування використовуємо логічні елементи
Восьмирозрядні буферні регістри(
8282, 8286) використовуються для організації
запам’ятовуючих пристроїв, портів вводу-виводу,
мультиплексорів і т.п. Буферні регістри
складаються із восьми тригерів Т з виходними
схемами SW з трьома станами.
Умовне позначення на рисунку 3.3
Запам’ятовуючий сигнал в тригерах досягається при переході сигнала STB від високого рівня до низького. Сигнал OE керує вихідними буферами: При ОЕ=0 буфер відпирається; при ОЕ=1 встановлюється в 3 стан.
Рисунок 3.3 - Умовне позначення Регістру 8282
Електричні параметри мікросхеми:
- Вхідний струм низького рівня не більше 0,2 мА;
- Вхідний струм високого рівня не більше 50 мА;
- Вихідна напруга низького рівня не більше 0,45 В при струмі 32 мА;
- Вихідна напруга високого рівня не менше 2,4 В при струмі 1мА
Мікросхеми (8286, 8287) виконані у 20-контактному корпусі.
Це восьми розрядні двонаправлені формувачі з трьома станами. Умовне позначення на рисунок 3.4
Формувач має дві групи – А і В виводів, а також два керуючих виводу – Т та ОЕ.
Дозвіл передачі залежить
від рівня сигналу на виводі ОЕ, а напрямок
передачі визначається рівнем сигналу
на виході Т.
Передача сигналів через формувач дозволена, якщо
Рівень сигналу на
виводі ОЕ=0. Напрямок передачі
визначається станом виводу Т.
При Т=1 відкритий верхній формувач
функціональної схеми, і передача
сигналів відбувається від
Електричні параметри мікросхеми:
- Вхідний струм низького рівня не більше 0,2 мА;
- Вхідний струм високого рівня не більше 50 мА;
- Вихідна напруга низького рівня не більше 0,45 В при струмі по шині А – 32 мА, по шині В – 32мА
- Вихідна напруга високого рівня не більше 0,45 В при струмі по шині А –1 мА, по шині В – 5мА
Рисунок 3.4 - Функціональна схема формувача 8286
3.2 Організація пам’яті
До складу ядра мікропроцесорної системи входить система пам’яті яка призначена для зберігання і видачі інформації.
Система пам’яті складається з оперативного запам’ятовуючого пристрою(ОЗП) та постійного запам’ятовуючого пристрою(ПЗП).
При проектуванні системи пам’яті необхідно вирішити задачі необхідного об’єму між ОЗП та ПЗП, проектування необхідного об’єму та розрядності, а також розробити засоби спряження їх їз системною шиною.
Для досягнення необхідної розрядності запам’ятовуючих пристроїв(ЗП) потрібно адресувати окремі мікросхеми ЗП, при цьому кількість цих мікросхем у рядку визначається за формулою 3.1:
де, Np – кількість розрядів шини даних;
Кількість мікросхем
ЗП у стовпці визначаємо за формулою 3.2:
де Nзп – кількість комірок в середині мікросхеми.
Загальна кількість
мікросхем ЗП визначається за формулою
3.3:
3.2.1Опис мікросхеми ПЗП
Згідно курсового проекту вибираємо мікросхему ПЗП КР556РТ15
Мікросхема, має
організацію 2к слів х 4 розрядів і належить
до динамічних запам’ятовуючих пристроїв.
Умовне графічне зображення показано
на рисунку 3.5
Характеристики мікросхеми:
Інформаційна ємність 8192 біт;
Напруга живлення 5 В5%;
Споживча потужність не більше 500 мВт;
Діапазон температур -10…+70 оС;
Вихід Три стани;
Сумісність по входу та виходу с ТТЛ-схемами.
Рисунок 3.5 - Умовне графічне позначення мікросхеми КР556РТ15
Згідно завдання курсового проекту визначаємо необхідну кількість рядків для організації 24к слів за формулою 3.2
Визначаємо кількість мікросхем у рядку для організації шини даних за формулою 3.1
Визначаємо загальну кількість мікросхем ПЗП за формулою 3.3
- Організація ОЗП
Згідно курсового проекту вибираємо мікросхему ОЗП К541РУ1
Мікросхема має організацію
4к x1 і належить до статичних запам´ятовуючих
пристроїв. Умовне графічне зображення
показано на рисунку 3.6
Характеристики мікросхеми:
Інформаційна ємність 4096 біт;
Напруга живлення 5 В5%;
Споживча потужність не більше 500 мВт;
Діапазон температур -10…+70 оС;
Вихід Три стани;
Сумісність по входу та виходу с ТТЛ-схемами
Рисунок 3.6 - Умовне графічне позначення мікросхеми К541РУ1
Згідно завдання курсового проекту визначаємо необхідну кількість рядків для організації 24к слів за формулою 3,2
Визначаємо кількість мікросхем у рядку для організації шини даних за формулою 3.1
Визначаємо загальну кількість мікросхем ОЗП за формулою 3.3
- Побудова дешифратора адрес для пам’яті
Дешифратор адрес (ДА)складається з трьох ступенів:
- Визначає звернення до пам’яті;
- Визначає звернення до ОЗП та ПЗП;
- Визначає звернення до конкретного рядка.
В якості дешифратора другого ступеня для ПЗП обираємо мікросхему К155ИД3 Мікросхема К155ИД3 - дешифратор, що перетворює чотирьох розрядний код А0-А3 в напругу низького логічного рівня, що з’являється на одному з шістнадцяти виходів. Дешифрування дозволяється, коли на входах V2-V3 напруга низького рівня, а на вході V1- високого. Час затримки поширення сигналу не перевищує 39 нс. Умовно графічне зображення показано на рисунку 3.7.
Рисунок 3.7 - Умовно графічне зображення К155ИД3
В якості дешифратора другого ступеня для ОЗП обираємо мікросхему К155ИД7 Мікросхема К155ИД7 - дешифратор-демультиплексор, що перетворює трьох розрядний код А0-А2 в напругу низького логічного рівня, що з’являється на одному з восьми виходів. Дешифрування дозволяється, коли на входах V2-V3 напруга низького рівня, а на вході V1- високого. Час затримки поширення сигналу не перевищує 39 нс. Умовно графічне зображення мікросхеми К155ИД7 показано на рисунку 3.8.
Рисунок 3.8 - Умовно графічне зображення К155ИД7
Дешифратор 1 ступеня будується на основі мікросхеми К155ЛЕ4, яка складається з 3 логічних елементів «або-ні». Умовне графічне позначення мікросхеми К155ЛЕ4 показано на рисунку 3.9. Схема дешифратора 1 ступеня показана на рис 3.10
Рисунок 3.9 – Умовне графічне зображення К155ЛЕ4
Рисунок 3.10 – Дешифратор третього ступеня
- Розробка блоку клавіатури
Найбільш поширеним поширеними пристроями ручного вводу знакової інформації є клавішні пристрої. Вони складаються з двох основних частин: набору клавіш та пристрою керування для перетворення сигналу натиснутої клавіші в паралельний код обміну інформацією. Для кодування натисненої клавіші використовується лінійний спосіб адресації , функціональна схема якого показана на рисунку 3.11
Рисунок 3.11 Функціональна схема клавіатури
3.3.1 Вибір схеми генератора імпульсів
Схема генератора тактових імпульсів показана на рисунку 3.12.
Рисунок 3.12 - Схема генератора тактових імпульсів
Схема має два динамічних стани. В першому з них, коли на виході DD1стан логічної «1»(вихід DD2 логічний «2»), конденсатор С1 заражається. В процесі зарядки значення Uпор=0.5 Unum виникає стрибкоподібний перехід до другого динамічного стану, у якому на виходах DD1 логічний «0», DD2 логічний «1». В цьому стані виникає перезарядка ємності струмом зворотної напруги. При досягненні напруги на С1 Uпор виникає повернення схеми в перший динамічний стан.
Резистор R1 використовується як обмежуваний і його опір повинен бути більшим за 1 кОм, а для того, щоб він не впливав на розрахункову частоту, номінал резистора R6 обираємо на багато більшим ніж R2. Повний період Т розраховується по формулі 3.4.
Резистор R6 і конденсатор С4 можуть знаходитись в діапазоні 20 кОм…10Мом; 300пФ…100мкФ. Для забезпечення нормальної роботи блоку клавіатури приймаємо значення f=100кГц, Тоді період буде розраховуватись за формулою 3.5
Також задаємось значенням опору резистора R1=10мОм. Тоді ємність конденсатора С1 згідно формули 3.6 розраховується
Вибираємо опір резисторів R:R=1кОм. З довідника вибираємо,згідно ряду Е24, номінал і тип резисторів R6 та R7:
R6: МЛТ – 0,125 – 100кОм 5%;
R7: МЛТ – 0,125 – 1кОм5%;
З довідника вибираємо,згідно ряду Е24, номінал і тип конденсатора С4:
С4: КМ 5б – М570 –10 нФ20%.
3.3.2 Вибір елементів схеми визначення натисненої клавіші
Для визначення натиснутої клавіші використовуємо двійковий дешифратор SN74LS138N, який являє собою високошвидкісний дешифратор – призначений для перетворення трьох розрядного коду в напругу низького логічного рівня, що зявля’ється на одному з восьми виходів. Умовно графічне позначення показане на рисунку 3.13
Рисунок 3.13 Умовно графічне позначення SN74LS138N
Кожна клавіша знаходиться на вузлі матриці провідників, яка складається з 2 стовбців і 8 рядків.
3.3.3 Вибір лічильника
У якості лічильника використовуємо лічильник К155ИЕ2 умовне графічне позначення показано на рисунку 3.14
Рисунок 3.14 умовне графічне позначення К155ИЕ2
3.3.4 Вибір схеми вгамування дзенькоту контактів
Схема вгамування дзенькоту контактів використовується для вгамування дзенькоту механічних контактів в момент переключення.
У якость схеми вгамування дзенькоту контактів використовуємо схему подану на рисуну 3.15.
Рисунок 3.15 Умовне графічне позначення схеми вгамування дзенькоту контактів.
3.3.5 Вибір ПЗП символів
В якості пзп символів обираємо мікросхему К155РЕ3, яка являє собою постійний запам’ятовуючий пристрий ємністю 256 біт, умовне графічне позначення показано на рисунку 3.16
Рисунок 3.16 Умовне графічне позначення мікросхеми К155РЕ3
- Розробка блоку індикації
3.4.1 Розробка вхідного буферу
Для забезпечення висвітлення постійної інформації без участі мікропроцесора необхідно попередньо запам’ятати цю інформацію. Крім того необхідно виконати вимоги модульності в МПС, Тобто блок повинен відключатися від системної шини даних. Для цього вибираємо регістр з трьома станами. Використовуємо восьми розрядний БР К1810ИР82, який був розглянутий в пункті 3.1.3. Розраховуємо необхідну кількість розрядів по формулі 3.7 та кількість БР по формулі 3.8:
(3.7)
Де n – задана кількість індикаторів;
Nrg – необхідна кількість розрядів
3.4.2 Опис індикаторів
S1505GWB – це цифровий однорозрядний індикатор виготовлений за планерно-ептаксіальною технологією, червоного кольору світіння, без корпусу. Споживча напруга - 5В. Умовне графічне позначення показано на рисунку 3.17.
Рисунок 3.17 – Умовно графічне зображення S1505GWB
3.4.3 Вибір дешифратора
Для перетворення чотирьох розрядного двійкового коду в семи розрядний код висвітлення символу вибираємо мікросхему К514ИД1, яка являє собою дешифратор сигналів двійкового коду в сигнали «семи сегментного» коду управління напівпровідниковими цифровими індикаторами з роз’єднаними анодами сегментів. Умовно-графічне позначення показано на рисунку 3.18.
Рисунок 3.18. – Умовно графічне зображення мікросхеми К514ИД1
- Вибір Програмованого таймеру
Програмований таймер КР1810ВИ54 призначений для організації роботи МП систем і формування сигналів з різними часовими та частотними характеристиками. Умовне графічне позначення показано на рисунку 3.19
Рисунок 3.19 Умовне графічне позначення мікросхеми таймера КР1810ВИ54
3.6 Розробка блоку АЦП
3.6.1 Вибір АЦП
Мікросхема представляє собою 10 розрядний аналого-цифровий перетворювач послідовних наближень, поєднаний з мікропроцесорами. АЦП забезпечує перетворення вхідного уніполярного або біполярного аналогового сигналу у вихідний прямий двійковий код.
Мікросхема містить ЦАП, вбудоване джерело опорної напруги (ІОН), компаратор напруги (КН), генератор тактових імпульсів (ГТІ), регістр послідовних наближень (РПП), вихідний буферний регістр з трьома станами і схему управління. Вихідні каскади з трьома станами дозволяють виводити результат перетворення безпосередньо на шину даних мікропроцесора. За рівнями вхідних і вихідних логічних сигналів сполучаються з ТТЛ-схемами. У мікросхемі вихідний струм ЦАП порівнюється з струмом вхідного резистора від джерела сигналу і формується логічний сигнал РПП. Стабілізація розрядних струмів ЦАП здійснюється вбудованим ІОН. Тактування РПП забезпечується імпульсами вбудованого з ГТІ частотою проходження 300...400 кГц. Установка РПП у вихідний стан і запуск його в режим перетворення проводиться по зовнішньому сигналу «гасіння і перетворення» B&C. По закінченні перетворення АЦП виробляє сигнал «готовність даних» DR та інформація
з РПП поступає на цифрові виходи через каскади з трьома станами.
Рисунок 3.20 - Умовно графічне зображення мікросхеми К1113ПВ1
3.6.2 Розробка інтерфейсу АЦП
Важливу частину аналого-цифрового перетворювача складає цифровий інтерфейс, тобто схеми, що забезпечують зв'язок АЦП з приймачами цифрових сигналів. Структура цифрового інтерфейсу визначає спосіб підключення АЦП до приймача вихідної коди, наприклад, мікропроцесору, мікроконтроллеру або цифровому процесору сигналів. Властивості цифрового інтерфейсу безпосередньо впливають на рівень верхнього кордону частоти перетворення АЦП.
Найчастіше застосовують спосіб зв'язку АЦП з процесором, при якому АЦП є для процесора як би один з елементів пам'яті. При цьому АЦП має необхідне число адресних входів, дешифратор адреси і підключається безпосередньо до адресної шини і шини даних процесора. Для цього він обов'язково повинен мати вихідні каскади з трьома станами.
Інша вимога спільної роботи АЦП з мікропроцесорами, зване програмним сполученням, є загальним для будь-яких систем, в які входять ЕОМ і АЦП.
3.7 Розробка блоку ЦАП
3.7.1 Вибір ЦАП
Мікросхема ЦАП 572ПА1 призначена для перетворення 10-розрядного прямого паралельного двійкового коду на цифрових входах в струм на аналоговому виході, який пропорційний значенням коду і (або) опорної напруги. Вона виконана по КМОП-технології з полікремнієвимі затворами.
Умовне графічне позначення мікросхеми ЦАП 572ПА1 показано на рисунку 3.21.
Умовне графічне позначення мікросхеми ЦАП 572ПА1 показано на рисунку 3.21
Мікросхеми 572ПА1 застосовуються в пристроях виводу, сполучення і відображення інформації, спільно з універсальними осцилографами і графічними пристроями, в системах автоматизації виробничих процесів, апаратурі для фізичних експериментів і ін.
3.7.2 Розробка інтерфейсу ЦАП
Важливу частину цифро-аналогового перетворювача складає цифровий інтерфейс, тобто схеми, що забезпечують зв’язок входів ключів, що управляють, з джерелами цифрових сигналів. Структура цифрового інтерфейсу визначає спосіб підключення ЦАП до джерела вхідної коди, наприклад, мікропроцесору або мікроконтроллеру.
Властивості цифрового інтерфейсу безпосередньо впливають і на форму кривої сигналу на виході ЦАП. Так, неодночасність вступу бітів вхідного слова на входи ключів перетворювача, що управляють, приводить до появи вузьких викидів, «голок», у вихідному сигналі при зміні коди.
При управлінні ЦАП від цифрових пристроїв з жорсткою логікою керуючі входи ключів ЦАП можуть бути безпосередньо підключені до виходів цифрових пристроїв, тому в багатьох моделях ІМС ЦАП, особливо ранніх (572ПА1, 594ПА1, 1108ПА1, AD565А та ом.), скільки-небудь істотна цифрова частина відсутня.
Якщо ж ЦАП входить у склад мікропроцесорної системи та одержує вхідний код від шини даних, то він повинен бути забезпечений пристроями, що дозволяють приймати вхідне слово від шини даних, омутувавти згідно із цим словом ключі ЦАП і зберігати його до отримання іншого слова. Для керування процесом завантаження вхідного слова в ЦАП повинен мати відповідні керуючі входи і схему управління. В залежності від способу завантаження вхідного слова в ЦАП розрізняють перетворювачі з послідовним і паралельним інтерфейсом вхідних даних.
3.8 Розробка системи переривань
Мікросхема К1810ВН59 являє собою програмований контролер переривань, виконаний за n-MOH технологыэю, напруга живлення дорывнюэ +5В, струм живлення - 85 мА і може проводити обробку 8 переривань, але допускає розширення до 64 ліній запитыв шляхом каскадного з’єднання з іншими контролерами. Умовно графічне зображення наведено на рисунку 3.22.
Основні функції контролера:
- фіксації запитів на переривання від зовнішніх джерел;
- програмне маскування запитів;
- присвоєння фіксованих або циклічних пріоритетів;
- керування обробкою переривань;
Вихід IR0 підключаємо до клавіатури, виходи IR-IR підключаємо до ви ходів OUT0-OUT2 програмованого таймера.
Рисунок 3.22 – Умовно графічне зображення мікросхеми К1810ВН59
3.9 Розробка послідовного інтерфейсу
В якості послідовного інтерфейсу вибираємо мікросхему КР580ВВ51. Умовне графічне позначення показано на рисунку 3.23.
Програмований послідовний інтерфейс містить передатчик і приймач. Передатчик отримує від мікропроцесора дані в паралельному коді та передає їх послідовно по лінії TxD зовнішньому пристрою. Приймач отримує від зовнішнього пристрою по лінії RxD дані в послідовному коді, перетворює їх в паралельні слова і пересилає до МП. Система обміну може бути асинхронною або синхронною.
Рисунок 3.23 – Умовно графічне позначення мікросхеми КР580ВВ51
Характеристика мікросхеми КР580ВВ51:
- Напруга живлення +5В;
- Споживча напруга 0,3Вт;
- Тактова частота 2МГц;
- Швидкодія обміну в синхронному режимі – 0…64*103 бод;
- Швидкодія обміну в асинхронному режимі - 0 …19,2*103 бод;
- Схемо технологія n-МОП.
В завданні курсового проекту стоїть задача розробити послідовний інтерфейс, який буде працювати в синхронному режимі з внутрішньою синхронізацією, матиме контроль на парність, передаватиме 7 біт даних та буде використовувати один символ синхронізації.
Синхронний обмін передбачає передачу даних використовуються один або два символи синхронізації.
В якості інтерфейсу зв’язку ЕОМ використовуємо програмований послідовний інтерфейс RS232A. В якості послідовного інтерфейсу вибираємо мікросхему КР559ИП19 та КР559ИП20
До виходів RxC та TxC мікросхеми КР580ВВ51 підключаємо перетворювач рівня: КР559ИП19 та КР559ИП20
Умовне графічне позначення мікросхеми КР559ИП19 показано на рисунку 3.24. Умовне графічне позначення мікросхеми КР559ИП20 показано на рисунку 3.25