ПЕНЗЕНСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ

Кафедра «Вычислительная техника» 
 
 
 
 
 
 
 

ПОЯСНИТЕЛЬНАЯ ЗАПИСКА

к курсовому проекту по дисциплине

“Схемотехника ЭВМ”

Тема: ”Спецпроцессор” 
 
 
 
 
 
 
 

Выполнил:

студент гр. 08ВВ1

Темногрудов В.А.

Проверил:

к.т.н., доцент

Брякин  Л.А. 
 
 
 

Пенза

2011 г.

Содержание

Введение

      Средства  микропроцессорной техники, благодаря  достигнутым успехам в развитии технологии интегральных схем, широко используются для создания различных систем и устройств автоматизации управления, контроля технологических процессов и объектов. При разработке таких систем и устройств широко используются принципы микропрограммного управления как на основе программной, аппаратной, так и на основе программно - аппаратной реализации. В этой связи большое значение приобретают различные методы построения систем микропрограммного управления, в том числе и такие, которые позволяли бы существенно повышать эффективность таких систем управления.

      Целью данного курсового проекта является разработка спецпроцессора, предназначенного для выполнения заданного набора микроопераций.

      Разрядность операндов – 8 двоичных разрядов со знаком.

      Операционный  автомат реализуется по схеме  с прямыми связями.

      Обмен информацией с внешней системой производится с помощью восьмиразрядной магистрали данных D.

      При проектировании принципиальной схемы  спецпроцессора следует ориентироваться  на применение цифровых элементов серии К555.

      В операционном блоке реализуются  следующие микрооперации: R3:=RSM+R3+1, R1:=D, R3:=D, RSM:=R1-R2, RSM:=(R1 v R2)+RSM, R1:=2*R3, R2:=D, RSM:=RSM-R1, RSM:=ARS(RSM, 1), RSM:=R3, R2:=RS(R2, 2), RSM:=R2, RSM:=R2+R3, D:=RSM. Формируются признаки результата S, C, Z.

1 Проектирование функциональной  схемы спецпроцессора

1.1 Структурная схема спецпроцессора

      Структура спецпроцессора может содержать следующие основные блоки:

• блок регистров;
• сумматор;
• схема формирования признаков результата;
• управляющий автомат;

     Блок  регистров предназначен для хранения и модификации информации, с помощью  сумматора выполняются операции сложения и вычитания, СФПР формирует заданный набор признаков, а управляющий автомат обеспечивает синхронизацию и управляющие сигналы.

     Т.к. необходимо, чтобы спецпроцессор  выполнял выдачу информации во внешнюю  среду, в структуре устройства необходимо предусмотреть магистральный усилитель, который будет обеспечивать выдачу информации на внешнюю магистраль только при определенном управляющем сигнале, а в остальные моменты времени – запрет выдачи.

    С учетом вышесказанного, структура спецпроцессора может быть представлена на рисунке 1.

Рисунок 1 Структурная схема спецпроцессора 
 

      где:

• МУ – магистральный усилитель;
• БР – блок регистров;
• УА – управляющий автомат;
• СМ – сумматор;
• СФПР – схема формирования признаков результата;
• D – внешняя шина данных;
• S, C, Z – признаки результата: признак знака, признак переноса и признак равенства нулю соответственно. Управляющий автомат, на который поступает код микрокоманды, регулирует работу блока регистров, магистрального усилителя, а также сумматора. Блок регистров может принимать информацию с внешней шины данных, передавать информацию на магистральный усилитель или на сумматор в зависимости от управляющего сигнала. В свою очередь сумматор принимает информацию от блока регистров, выполняет определенные управляющим автоматом микрокоманды и передает информацию обратно в блок регистров. Признаки формируются в блоке СФПР, причем характеризуют они содержимое сумматора.

1.2 Проектирование функциональной  схемы

1.2.1 Проектирование функциональной  схемы операционного блока

1.2.1.1 Реализуемые микрооперации

      Список  микроопераций, реализуемых в спецпроцессоре, представлен в таблице 1. Каждой микрооперации соответствует управляющий сигнал, вырабатываемый управляющим автоматом.

Таблица 1 Список микроопераций 

Таблица 1 Список микроопераций

1.2.1.2 Функциональный состав

      Функциональный  состав операционного блока с учетом реализуемых микроопераций, следующий:

- Регистры R1, R2, R3, RSM;

- Мультиплексоры MS1 – MS6;

- Арифметико-логическое устройство ALU;

- Схема OR (для микрооперации y5);

1.2.1.3 Описание функционирования операционного блока по функциональной схеме

      Загрузка  операндов

      Мультиплексор MS1 коммутирует на вход R1 шину данных. Значение с шины данных записывается в R1.

      Загрузка  операндов в R2, R3 происходит аналогично.

      Выполнение  команды R3 := RSM + R3 + 1

      При поступлении сигнала y1 мультиплексоры MS4, MS5 коммутируют на входы ALU выход регистров RSM и R3 соответственно. ALU производит сложение с добавлением 1-цы в младший разряд по сигналу y1. Выход ALU коммутируется на вход R3 через MS3. Таким образом, результат вычитания будет записан в регистр R3.

      Выполнение  команды RSM := R1 – R2

      При поступлении сигнала y4 выход R1 коммутируется на вход ALU через мультиплексор MS4, значение регистра R2 коммутируется на второй вход ALU через мультиплексор MS5. Результат сложения записывается в регистр RSM с выходов ALU через мультиплексор MS6.

      Выполнение  команды RSM := (R1 v R2) + RSM

      На  входы OR подаются значения регистров R1 и R2. Результат с выхода OR поступает на вход MS5, который коммутирует его на второй вход ALU. На первый вход ALU поступает сигнал от MS4. Мультиплексор MS4 коммутирует значение регистра RSM. Результат с выхода ALU поступает через мультиплексор MS6 на регистр RSM.

      Выполнение команды R1 := 2 * R3

      Умножение на 2 целого знакового числа, по сути,  равносильно сдвигу влево на один разряд, поэтому на вход MS1, коммутирующий на входы регистра R1, по сигналу y6 косой передачей подаются выходы регистра R3.

      Выполнение  команды RSM := RSM – R1

      По  сигналу y8 на входы АЛУ через мультиплексоры MS4 и MS5 подаются выходы регистров RSM и R1 соответственно. Результат с АЛУ подается на RSM через MS6.

      Выполнение  команды RSM := ARS(RSM, 1)

      В качестве регистра RSM возьмем сдвигающий регистр, который при активном сигнале y9 будет осуществлять арифметический сдвиг вправо.

      Выполнение  команды R2:=RS(R2, 2)

      По  сигналу y11 содержимое регистра R2 косой передачей перезапишется со сдвигом вправо на 2 разряда через MS2.

      Выполнение  команды RSM:=R2

      По  сигналу y12 содержимое регистра R2 через мультиплексор MS6 записывается на регистр RSM.

      Выполнение  команды RSM:=R2+R3

      При активном сигнале y13 содержимое регистра R2 через мультиплексор MS4 поступает на первый вход ALU. На второй вход ALU через мультиплексор MS5 поступает содержимое R3. Результат вычисления через мультиплексор MS6 записывается на регистр сумматора RSM. 

      Выполнение  команды МD:=R2

      По  сигналу y14 происходит передача содержимого регистра RSM на шину данных MD через магистральный передатчик МА1.

2 Проектирование принципиальной схемы спецпроцессора

1.   Уточнение задания на проектирование

      Разрядность операндов – 8 двоичных разрядов со знаком.

      Операционный  автомат реализуется по схеме  с прямыми связями.

      Обмен информацией с внешней системой производится с помощью восьмиразрядной магистрали данных D.

      При проектировании принципиальной схемы  спецпроцессора следует ориентироваться на применение цифровых элементов серии К555.

      Сформировать  признаки результата S, C, Z.

2.2 Проектирование принципиальных схем отдельных узлов

2.2.1 Синтез регистров

      Регистр RSM реализован на микросхемах КM555ИР11. Ввиду того, что разрядность операндов – 8 бит, то для реализации регистра необходимы 2 такие микросхемы. Приведем краткое описание микросхемы КM555ИР11. Условно-графическое обозначение микросхемы изображено на рисунке 5.

Рисунок 2 – УГО К1564ИР11

      Микросхема  представляет собой 4-разрядный сдвиговый регистр. Она имеет последовательный вход данных DSL для сдвига влево (при S0=H,S1=L) и DSR для сдвига вправо (при S0=L,S1=H), четыре параллельных входа D0-D3 и четыре параллельных выхода Q0-Q3. Регистр имеет тактовый вход С, работающий по нарастающему фронту.

      Если  на S0 и S1 присутствует высокий уровень сигнала, то происходит параллельная загрузка данных при положительном перепаде сигнала на входе С.

      Синтез RSM

  В таблице  2 представлено функционирование регистра RSM.

Таблица 2 - Таблица функционирования регистра RSM

      Анализируя  МКО, можно сделать вывод, что  микросхемы регистра должна работать как в режиме параллельной записи информации (с АЛУ и с выходов регистра R3), так и в режиме сдвига право на 1 разряд (у9).

      На  информационные входы регистра подаются сигналы с мультиплексора MS2.

      Остальные регистры R1, R2, R3 реализованы на микросхемах К555ТМ8. Ввиду того, что разрядность операндов – 8 бит, то для реализации регистра необходимы 2 такие микросхемы. Приведем краткое описание микросхемы К555ТМ8. Условно-графическое обозначение микросхемы изображено на рисунке 6.

Рисунок 3 - УГО К555ТМ8

      Микросхема  представляет собой 4 D триггера с прямыми и инверсными выходами и предназначена для создания устройств памяти широкого применения.

      Отличительная особенность – наличие общих  для всех триггеров синхровхода С и входа сброса R. Тактирование осуществляется передним фронтом сигнала на входе С, а установка прямых выходов в состояние низкого уровня - низким уровнем сигнала на входе сброса R.

      Синтез R1

      В таблице 3 представлено функционирование регистра R1.

Таблица 3 - Таблица функционирования R1

      Анализируя  МКО, можно сделать вывод, что  микросхемы регистра должны работать в режиме параллельной записи информации при выполнении МКО. На информационные входы регистра подаются сигналы с мультиплексора MS1.

      Синтез R2

      В таблице 4 представлено функционирование регистра R2.

Таблица 4 - Таблица функционирования R2

      Анализируя  МКО, можно сделать вывод, что микросхемы регистра должны работать в режиме параллельной записи при выполнении всех МКО. На информационные входы подаются сигналы с MS2.

      Синтез  регистра R3

      В таблице 5 представлено функционирование регистра R3.

Таблица 5 - Таблица функционирования R3

      При выполнении всех микроопераций микросхемы регистра должны работать в режиме параллельной записи информации. На информационные входы регистра подаются сигналы с мультиплексора MS3.

2.2.2 Выбор сумматора

      Для выполнения арифметических операций предполагается использовать импортные микросхемы 4-хразрядного арифметико-логического устройства TD74HC181. Эта микросхема по своим параметрам аналогична микросхемам серии К555. Для обработки 8-разрядных двоичных чисел предполагается использовать 2 такие микросхемы, причем выход переноса с первой микросхемы подается на вход переноса второй.

      УГО микросхемы АЛУ TD74HC181 представлено на рисунке 4.

Рисунок 4 - УГО TD74HC181

      Микросхема  представляет собой 4-хразрядное арифметико-логическое устройство и предназначено для  выполнения 16 логических или арифметических операций с двумя 4-хразрядными словами. Тип операции определяется комбинацией сигналов на входах выбора S0…S3. При высоком уровне напряжения на входе МО микросхема выполняет логические операции, при низком – арифметические.

Таблица 6 - Таблица истинности TD74HC181

      В таблице 7 представлено функционирование АЛУ при выполнении различных микроопераций.

Таблица 7 - Таблица функционирования ALU

      Согласно  таблице можно записать функции  входов для всех микроопераций:

      М0=S3=S2=0;

      P0=y1 v y4 v y8;

      S0 = y1 v y5 v y13;

      S1 = y4 v y8.

2.2.3 Выбор мультиплексоров

      В качестве мультиплексоров MS1 – MS3 использовались микросхемы К555КП11, причем для каждого мультиплексора необходимы 2 такие микросхемы.

      УГО микросхемы мультиплексора К555КП13 представлено на рисунке 5.

Рисунок 5 - УГО К555КП13

      Микросхема  представляет собой четырехразрядный селектор-мультиплексор 1 из 2 с тремя состояниями выходов. При высоком уровне на входе управления третьим состоянием W выходы переводятся в высокоимпедансное состояние, а при низком уровне напряжения – на выходы Y передается информация с соответствующих входов A/B определенных логическим состоянием входа выбора V. 

      Синтез  MS1

      На  информационные входы A0, A1, A2, A3 микросхем подается код с шины данных MD, на входы B0, B1, B2, B3 – смещенные на 1 разряд влево с выходов R3 .

      В таблице 8 представлена зависимость значений на адресных входах от управляющих сигналов.

Таблица 8 - Таблица истинности MS1

      Согласно  таблице можно записать функции  адресных входов:

      V = y6

      Синтез  MS2

      На  информационные входы A0, A1, A2, A3 микросхем код с шины данных MD, на входы B0, B1, B2, B3 – смещенный на 2 разряда вправо код с выхода регистра R2.

      В таблице 9 представлена зависимость значений на адресных входах от управляющих сигналов.

Таблица 9 - Таблица истинности MS2

      Согласно  таблице можно записать функции  адресных входов:

      V = y11.

      Синтез  MS3

      На  информационные входы A0, A1, A2, A3 микросхем подается код с шины данных MD, на входы B0, B1, B2, B3 – с арифметико-логического устройства ALU.

      В таблице 10 представлена зависимость значений на адресных входах от управляющих сигналов.

Таблица 10 - Таблица истинности MS

      В качестве мультиплексоров MS4, MS5, MS6 использовались микросхемы К555КП2, причем для каждого мультиплексора необходимы 4 такие микросхемы.

      УГО микросхемы мультиплексора К1564КП2 представлено на рисунке 6.

Рисунок 6 - УГО К555КП2

      Микросхема  представляет собой сдвоенный селектор-мультиплексор 1 из 4 с общими входами выбора данных и раздельными входами управления состояниями высокого импеданса выходов. При высоком уровне напряжения на входе управления W соответствующий выход A/B устанавливается в состояние высокого импеданса, что позволяет использовать микросхему в системах с шинной организацией обмена данных.

      Синтез  MS4

      На  информационные входы A0, B0 микросхем подается код с выходов регистра R1, на входы A1, B1 – с выходов регистра R2, на входы А2, В2 – с выхода регистра RSM, на входы А3, В3 подаются низкие уровни.

      В таблице 8 представлена зависимость значений на адресных входах от управляющих сигналов.

Таблица 11 - Таблица истинности MS4