МИНИСТЕРСТВО  ОБРАЗОВАНИЯ РЕСПУБЛИКИ БЕЛАРУСЬ

БЕЛОРУССКИЙ НАЦИОНАЛЬНЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ 

Кафедра "Информационно-измерительная техника  и технологии"

Приборостроительный факультет 
 
 
 
 
 
 

ПОЯСНИТЕЛЬНАЯ ЗАПИСКА 

к курсовой работе

на  тему  "УСТРОЙСТВО СЛОЖЕНИЯ ДВУХ ЧИСЕЛ СО ЗНАКОМ"

по  дисциплине: "Схемотехника аналоговых и цифровых устройств" 
 
 
 
 

Исполнитель: _____________  

Руководитель: _____________

(подпись) 
 
 

Минск 2005 г.

СОДЕРЖАНИЕ 
 

ВВЕДЕНИЕ

      В современной науке и технике  значительную и все более возрастающую роль играют цифровые методы обработки  информации. В связи с этим быстро расширяется область применения цифровых систем –– технических средств, выполняющих законченный процесс обработки цифровой информации, включающий прием, хранение, необходимые преобразование и выдачу.

      В данной работе производится проектирование устройства сложения двух чисел с разными знаками. Устройство строится на ТТЛ интегральных схемах.

1 РАЗРАБОТКА СТРУКТУРНОЙ СХЕМЫ

     Структурная схема устройства имеет следующий  вид: 

Рисунок 1. Структурная схема устройства сложения двух чисел с разными  знаками. 
 

      Структурная схема изображенная на рисунке 1, состоит  из следующих блоков: устройства управления, ввода знака, ввода чисел, формирования знака результата, сложения, вывода результата. На устройство управления подается последовательность тактовых импульсов и сигнал сброса. Управляющий сигнал 1 от устройства управления вводит число А и знак числа А. Управляющий сигнал 2 вводит число Б и знак числа Б. Затем данные поступают в блок сложения и блок формирования знака результата. После этого результат вычисления и результат сравнения чисел вводится в блок вывода результата, который подключен к внешней шине через буферный элемент. Управляющий сигнал 3 переводит буферный элемент в открытое состояние, затем подается управляющий сигнал 4, который выводит данные на внешнюю шину. Управляющий сигнал 5 переводит буферный элемент в состояние Z.

2 ВЫБОР ЭЛЕМЕНТНОЙ БАЗЫ

     2.1 Цифровые микросхемы транзисторно-транзисторной логики(ТТЛ)

      Интегральные  схемы транзисторно-транзисторной  логики (ИС ТТЛ) в настоящее время являются распространенными микросхемами, которые используются в качестве элементной базы ЭВМ. Сейчас усилия разработчиков и технологов, ИС ТТЛ направлены на расширение функционального состава отдельных серий, усложнение выполняемых функций, улучшение рабочих характеристик ИС, Существуют следующие разновидности ИС ТТЛ:

      три ранние разновидности микросхем  без применения p—n-переходов с барьером Шотки (стандартные или среднего быстродействия — СТТЛ; маломощные — Мм ТТЛ; мощные — МТТЛ);

      две со структурами Шотки — ТТЛШ;

      три новые, перспективные, усовершенствованные ТТЛШ.

      В настоящее время в аппаратуре можно встретить все перечисленные  варианты микросхем ТТЛ. Напряжение питания у них одинаковое U_ип = 5 В ± 10%, а входные и выходные логические уровни совместимы. Микросхемы ТТЛШ имеют улучшенные электрические параметры, но расположение выводов на корпусе остается прежним. Полная электрическая и конструктивная совместимость однотипных ИС из разных серий снимает многие проблемы развития и улучшения параметров аппаратуры и стимулирует наращивание степени внутренней интеграции вновь выпускаемых микросхем, когда на одном кристалле размещается все большее число функциональных узлов. Основная часть применяемых сейчас микросхем ТТЛ имеет средний уровень интеграции.

      Для оценки различных серий ИС используется энергия переключения

      т.е. произведение задержки распространения (в наносекундах) на рассеиваемую мощность (в милливатах) для базового логического элемента.

      Быстродействие  микросхем принято сравнивать по времени задержки распространения сигнала t_зд.р, т. е. по интервалу времени от подачи входного импульса до появления выходного. За последние 20 лет энергия, затрачиваемая в элементе ТТЛ, была уменьшена со (120... 140) пДж до (5...20) пДж. Основная часть такой экономии получена за счет многократного уменьшения, времени t_зд.р, т.е. увеличения быстродействия. Одновременно за это же время удалось снизить потребляемую мощность в (2...5) раз. 
 

     2.2 Принципиальная работа базового логического элемента ТТЛ

     Характерной особенностью ТТЛ ЛЭ является наличие на их входе многоэмитерных транзисторов (МЭТ), с помощью которых реализуется требуемая логическая функция. Одним из логических элементов ТТЛ являемся схема и-не, представленная на рисунке 2.2.1.

     Рисунок 2.2.1. Принцип построения элемента и- не типа ТТЛ. 
 

     Если  все входные напряжения имеют высокий уровень, ток проходящий через транзистор R1 по открытому в прямом направлении переходу база-коллектор входного МЭТ, течет в транзистора VT2 и приводит его в открытое состояние. При этом напряжение на коллекторе входного транзистора составляет около 0,6В. Если только на один из входов подано напряжение низкого уровня, то соответствующий переход база-эмиттер открывается и отбирает базовый ток транзистора VT2. При этом транзистор VT2 запирается и выходное напряжение принимает значение, соответствующее высокому уровню.

     В интегральных схемах ТТЛ транзистор VT2 заменяется, как правило, выходным каскадом, который имеет больший выходной ток, или, иначе говоря, обеспечивает более высокий запас помехоустойчивости для логического нуля. Такая схема приведена на рисунке 2.2.2.

     Если  транзистор VT2 закрыт, то потенциал его эмиттера равен нулю и транзистор VT3 так же закрыт. Через эмиттерный повторитель VT4 на схемы подается высокий уровень напряжения. Благодаря эмиттерному повторителю выход схемы в единичном состоянии так же является низкоомным и обладает высокой нагрузочной способностью.

     Если  транзистор VT2 открыт, падение напряжения на нем мало. При этом базовый ток транзистора VT3 достигает такой  величины, что он остается в состоянии насыщения даже при больших значениях выходного тока. Выходное напряжение составляет в этом случае около 0,1В.

     Рисунок 2.2.2. Элемент и-не типа ТТЛ. 
 

     Потенциалы  баз транзисторов VT3 и VT4 лежат в интервале 0,6-0,7В. Чтобы предотвратить открытие транзистора VT4 при нулевом сигнале на выходе включается диод VD. Однако в момент переключения схемы на короткое время открываются оба транзистора. В этом случае потребление тока ограничивается только защитным резистором R4. Такой импульс тока вызывает высокочастотные помехи на шине питания и общей шине. Для устранения этого эффекта используют низкоомные шины питания и конденсаторы для сглаживания питающего напряжения.

     2.3 Логические элементы

      Функциональная  группа ТТЛ включает все типы элементов, реализующих основные логические функции: НЕ, И, И-НЕ, ИЛИ, ИЛИ-НЕ, И-ИЛИ-НЕ и другие. Все основные элементы группы выполнены с двухтактным выходом. Для реализации монтажных функций И некоторые типы ИС имеют открытый коллекторный выход. Логические элементы с повышенной нагрузочной способностью используются в разветвленных и межплатных соединениях. Также имеются логические элементы с повышенной помехоустойчивостью.

      В курсовой работе использованы микросхемы типа ЛИ1, ЛИ5, ЛА2, ЛА18, выполняющие логическую функцию mИ — НЕ и mИ, где m — число входов. Условное обозначения и цоколевка микросхем представлена на рисунке 2.3.1. А также микросхемы типа ЛЛ2 выполняющие логическую функцию mИЛИ, где m – число входов. Условное обозначение и цоколевка микросхемы представлена на рисунке 2.3.2.

      Чтобы рассмотреть схемотехнику таких  элементов ТТЛ, составим таблицу 1 функций элементов И, И-НЕ, ИЛИ. Основные параметры логических элементов представлены в таблице 2. 

     Рисунок 2.3.1. Условное обозначение и цоколевка микросхем ЛИ1, ЛИ5, ЛА18, ЛА2.

     Рисунок 2.3.2. Условное обозначение и цоколевка микросхем типа ЛЛ2. 
 

     Таблица 1. Таблица истинности элементов  И, И-НЕ, ИЛИ. 

     Таблица 2. Основные параметры логических элементов. 

     2.4 Триггеры

      Триггером называется устройство, имеющих два  устойчивых состояния и способное под действием входного сигнала скачком переходить из одного устойчивого состояния в другое. Триггер – это простейший цифровой автомат с памятью и способностью хранить один бит информации.

      D – триггером называется триггер с одним информационным входом, работающий так, что сигнал на выходе после переключения равен сигналу на входе D до переключения, т. е. Qⁿ⁺¹=Dⁿ. Основное назначение D-триггеров — задержка сигнала, поданного на вход D. Он имеет информационный вход D (вход данных) и вход синхронизации С. Вход синхронизации С может быть статическим (потенциальным) и динамическим. У триггеров со статическим входом С информация записывается в течение времени, при котором уровень сигнала С = 1. В триггерах с динамическим входом С информация записывается только в течение перепада напряжения на входе С. Динамический вход изображают на схемах треугольником. Если вершина треугольника обращена в сторону микросхемы (прямой динамический вход), то триггер срабатывает по фронту входного импульса, если от нее (инверсный динамический вход) — по срезу импульса. В таком триггере информация на выходе может быть задержана на один такт по отношению к входной информации.

      В курсовой работе используется микросхема ТМ2. Она содержит два независимых  комбинированных D – триггера, имеющих общую цепь питания. У каждого триггера имеется один информационный вход D, вход синхронизации С и два дополнительных входа S и R независимой асинхронной установки триггера в единичное и нулевое состояния, а также комплементарные выходы Q и не-Q. Логическая структура одного D-триггера представлена на рисунке 2.4.1. Цоколевка микросхемы ТМ2 приведена на рисунке 2.4.2.

      Входы S и R — асинхронные, потому что они работают (сбрасывают состояние триггера) независимо от сигнала на тактовом входе, активный уровень для них низкий (т. е. инверсные входы S и R). Асинхронная установка D-триггера в единичное или нулевое состояния осуществляется подачей взаимопротивоположных логических сигналов на входы не-S и не-R. В это время входы D и С не влияют.

  Если  на входы S и R одновременно подать сигнал низкого уровня (логический нуль), то на обоих выходах триггера Q и Q будет высокий уровень (логическая единица). Однако после снятия этих сигналов со входов S и R состояние триггера будет неопределенным. Поэтому комбинация S = R =0 для этих входов является запрещенной.

      Рисунок 2.4.1. Структура D-триггера микросхемы ТМ2. 
 

      Рисунок 2.4.2. Условное обозначение и цоколевка микросхемы ТМ2.

       Состояния триггера ТМ2 показано в таблице 3. Технические характеристики данного триггера представлены в таблице 4 

      Таблица 3. Состояния триггера ТМ2 

      Таблица 4. Основные параметры триггера ТМ2.

     2.5 Буферные элементы

      Микросхемы, которые не выполняют логических функций, а формируют цифровые сигналы, усиливают импульсы по току, называются буферными. Они обслуживают шины данных, выполняя системные функции, т. е. отключают от шины неиспользуемые в данный момент приемники и передатчики цифровых слов.

      Буферные усилители могут передавать сигнал без инверсии либо с инверсией. Некоторые элементы имеют вывод разрешения по входу EI или выходу ЕО. Очень удобны для обслуживания шин данных оказались буферные усилители с тремя состояниями: это — два обычные выходные состояния высокого и низкого уровней, а также размыкание выхода по специальной команде — третье состояние — z. Выходное сопротивление элемента в этом состоянии составляет сотни килоом.

      Микросхема  АП6 рисунок 2.5.1 содержит восемь двунаправленных шинных усилителей с тремя состояниями выходов. Она имеет два входа разрешения Е_АВ (переключения направления каналов) и Е0 (перевод выхода канала в третье состояние – z). У данной микросхемы нет запрещенных комбинаций сигналов управления таблица 5. Основные параметры буферных элементов представлены в таблице 6. 
 

      Рисунок 2.5.1. Условное обозначение и цоколевка  микросхемы АП6. 
 

      Таблица 5. Состояние элемента АП6. 

       Таблица 6. Основные параметры буферного элемента АП6.

     2.6 Счетчики

      Счетчиком называют устройство, предназначенное для подсчета числа импульсов, поданных на вход.

      Простейший  многоразрядный двоичный делитель частоты  с коэффициентом деления 2ⁿ можно получить, соединив последовательно n триггеров T-типа. Более общее название для делителей частоты — счетчики. Используется множество различных вариантов счетчиков: асинхронные и синхронные; двоичные и десятичные; однонаправленные (с увеличением счета) и двунаправленные (с увеличением или уменьшением счета), называемые реверсивными, с постоянным или переключаемым коэффициентом деления. Основой любого счетчика является линейка из нескольких триггеров. Между триггерами могут быть введены дополнительные обратные связи, позволяющие получить любой коэффициент деления, а не только равный 2ⁿ.

      Следовательно, удобно выпускать четырехтриггерные счетчики в двух вариантах: двоичном и десятичном (пары ИЕ6 и ИЕ7, ИЕ16 и ИЕ17). Расширить функции счетчиков можно, видоизменяя их цепи управления и вводя дополнительные связи между триггерами.

      В асинхронном счетчике каждый последующий триггер получает тактовый импульс от предыдущего триггера.

      В синхронном счетчике все триггеры получают тактовый импульс одновременно. В такой счетчик можно осуществить синхронную (с тактовым импульсом) параллельную (в каждый триггер) загрузку исходных данных. Дополнительно введенные логические элементы управления позволяют сделать процесс счета реверсивным, т. е. с приходом каждого тактового импульса содержимое счетчика можно либо увеличивать, либо уменьшать на единицу.

      Сброс данных счетчика может быть асинхронным или синхронным. Счетчики с переменным коэффициентом деления позволяют на входах управления набирать заданный код.

      В курсовой работе используется микросхема ИЕ19, которая содержит два одинаковых четырехразрядных счетчика с индивидуальной синхронизацией и сбросом рисунок 2.6.1. Каждый из четырехразрядных счетчиков имеет инверсный динамический вход синхронизации С и инверсный статический вход сброса R. Если на вход сброса R подать напряжение высокого уровня, то счетчик по всем выходам устанавливается в нулевое состояние (низкий уровень напряжения) . Когда на вход R подано напряжение низкого уровня, то с приходом на вход С отрицательного перепада (спада) тактового импульса начнется режим счета таблица 7. Основные параметры счетчиков приведены в таблице 8. 

      Рисунок 2.6.1. Условное обозначение и цоколевка микросхемы ИЕ19. 
 

      Таблица 7. Состояние счетчика ИЕ19.