Архитектура ЭВМ. 9

Содержание:

1 Обобщенная структура центрального процессора 4

2 Центральное Устройство Управления 5

3 Основные характеристики и классификация устройств управления 6

4 Арифметико-Логическое Устройство (АЛУ) 7

5 Назначение и классификация АЛУ 8

5.1 Структура АЛУ для сложения и вычитания чисел с фиксированной запятой 10

5.2 Структура АЛУ для умножения чисел с фиксированной запятой (сумматор частичных произведений) 12

5.3 Умножение, начиная с младших разрядов множителя со сдвигом суммы частичных произведений вправо и при неподвижном множимом 13

5.4 Умножение, начиная с младших разрядов множителя при сдвиге множимого влево и неподвижной сумме частичных произведений 14

5.5 Умножение, начиная со старших разрядов множителя при сдвиге суммы частичных произведений влево и неподвижном множимом 15

5.6 Умножение, начиная со старших разрядов множителя при сдвиге вправо множимого и неподвижной сумме частичных произведений 15

5.7 Методы ускорения умножения. Умножения на 2 разряда множителя 16

5.8 Деление дробных чисел 18

5.9 Деление целых положительных чисел 18

6 Классификация аппаратных средств многопроцессорных вычислительных комплексов (МПВК) по Ф.Г. Энслоу 19

6.1 МПВК с общей шиной 19

6.2 МПВК с перекрестной коммутацией 20

6.3 МПВК с многовходовыми ОЗУ 20

6.4 Ассоциативные вычислительные системы 21

6.5 Матричные вычислительные системы 22

6.6 Принципы векторной обработки 23

6.7 Факторы, снижающие производительность векторных ЭВМ. Возможность векторной обработки программ 24

6.8 Препятствия для векторизации 25

7 Использование параллельных вычислительных систем. Закон Амдала 25

8 Конвейерная и суперскалярная обработка 26

9 Принципы управления внешними устройствами. Понятие интерфейса ввода-вывода 27

9.1 Типы интерфейсов 28

10 Управление обменом данными 28

11 Понятие подхода открытых систем. Свойства открытых систем 29

11.1 Профили стандартов открытых систем 29

12 Архитектура открытых систем 30

12.1 Преимущества идеологии открытых систем 31

12.2 Открытые системы и объектно-ориентированный подход 32

13 Вычислительные системы. Назначение. Принципы построения. Признаки структурной и функциональной организации 33

13.1 Классификация архитектур вычислительных систем. Классификация Флинна 34

13.2 Классификация Шора 35

13.3 Способы доступа к модулям памяти параллельных компьютеров 39

13.4 Современное состояние параллельных вычислительных технологий 39

14 MPP-архитектура 41

15 SMP-архитектура 42

16 PVP-архитектура 42

17 Кластерные системы 42

18 MBC-архитектура 44

19 NUMA-архитектура 45

Заключение: 46

Список литературы: 47

1. Обобщенная  структура центрального процессора

   Процессоры  бывают: сигнальные, коммуникационные, общего назначения, специализированные

   Машинный  такт – интервал времени, в течении  которого выполняется одна микрокоманда. 

Рис. 1 Общая схема архитектуры ЭВМ 

ИПУ –  Инженерный Пульт Управления

МП –  Местная Память

УР –  Управляющие Регистры

БКД –  Блок Контроля и Диагностики

БССОП – Блок Связи С Основной Памятью

БЗП –  Блок Защиты Памяти

   Для реализации программного режима работы наряду с программными средствами используется специальные аппаратные средства. Кроме  уже упомянутой системы прерываний к ним относятся следующие  средства: защита памяти, динамического  распределения памяти, службы времени  и др.

2. Центральное Устройство Управления

ЦУУ формирует  управляющие сигналы для следующих  функций:

• выборки из ОЗУ (ПЗУ) кодов очередной команды
• расшифровки кодов операций и признака выбранной операции
• формирование исоплнительного адреса операнда
• анализ запросов на прерывание исполняемой программы
• формирование адреса следующей команды

     Рис 2 Структура ЦУУ 

БРК –  Блок Регистра Команд

БПА –  Блок Переадресации Адресов

БТИ –  Блок Тактовых Импульсов

ИПУ –  Инженерный Пульт Управления

БП –  Блок Прерываний

БАК –  Блок Адреса Команд

БУО – Блок Управления Операциями

УС –  Управляющие Сигналы 

   Алгоритм:

• код очередной команды программы принимается для расшифровки и исполнения в БРК, под воздействием УСов. Адрес формируется в БАКе.
• перед выборкой очередной команды производится анализ запроса на прерывание. Для этого включается БП. В состав ЦУУ включается блок для формирования исполнительных адресов – БПА. В его состав включаются: индексные, базовые регистры, а также схема алгебраического сложения.
• БТИ – Блок Тактовых Импульсов. формирует последовательности тактовых импульсов, которые позволяют провести временное развертывание цикла работы процессора.
• ИПУ – обеспечивает: а) пуск или остановку ЭВМ б) выполнение процессором заданного режима в) вывод на средства индикации.[1]

3. Основные  характеристики и  классификация устройств  управления

     1) Принцип формирования и развертывания временной последовательности УС для осуществления микроопераций цикла выполнения команд ЭВМ.

     2) Способ построения цикла работы ЭВМ и ее ЦУУ:

     3) Способ организации выработки УСов.

     4) Способ синхронизации узлов и блоков ЭВМ. ЦУУ бывает аппаратного и микропрограммного типа. Последовательность УС зависит от операционной и адресной части исполняемой командыю Во-вторых – от сигналов от операционных блоков, все это синхронизируется ТИ, которые определяют границу тактов. Поэтому БУО рассматривается как цифровой автомат, который определяется следующими множествами: а) входных сигналов, которые соответствуют двоичному коду операционной части и двоичным значением сигналов осведомительных признаков. б) двоичных УСов, которое соответствует множеству выдаваемых из ЦУУ сигналов микроопераций. в) множество подлежащих реализации микропрограмм, циклов выполнения команд и отдельных этапов.

     БУО в ЦУУ аппаратного типа представляет собой ЦА в котором требуемое  множество состояний задается множеством логических и запоминающих элементов. Это позволяет выдать на выход  блока сигнал микрооперации.

     ЦУУ микропрограммного типа – БУО  выполняет функции блока хранения и выборки кодов микропрограмм. В каждом машинном такте произодится  выборка требуемой МК, во-вторых – выдача сигналов МО, в-третьих  – формирование адреса следующей  МК.

     Различают ЦУУ:

1. С прямым циклом. 1) Выборка из устройства команд 2) выполнение машинной операции
2. С обращенным циклом. 1) Сигналы МО-ций для выполнения машинной операции по коду команды, которая поступила в ЦУУ в предыдущем цикле.
3. С совмещенным циклом – для повышения быстродействия – многокомандные процы, конвейрная и суперскалярная обработка

     5) По способу выработки УС. ЦУУ могут быть централизованными и смешанными. В первом случае БУО вырабатывает все сигналы микроопераций для всех команд, а во втором – «местные» БУО.

     6) По способу синхронизации работы ЭВМ – в зависимости от числа тактов в цикле команд различают ЦУУ с постоянным и переменным числом тактов.[1]

4. Арифметико-Логическое Устройство (АЛУ)

     Назначение  – обработка информации (операции «+» «-» «<<» «>>» и т.д.) и логические операции. Кроме того в малых и средних машинах, в которых нету отдельного БУО, связанного с формированием действительных адресов в АЛУ выполняется действия адресной арифметики или действия связанные с преобразованием адресов. Алгоритм операции включает последовательность элементарных действий: 1) прием кода операнда 2) преобразование кода операнда 3) суммирование кодов двух операндов 4) сдвиг кода операнда 5) выдача кода результата.

     Сумматоры делят по типу используемых для суммирования базовых элементов: 1) комбинационного 2) накапливающего и по способу осуществления 3) последовательного и параллельного действия.

     АЛУ ЭВМ малой производительности, сумматоры параллельного типа средней и высокой производительности (основа – совокупность Т-триггеров).

     Алгоритм  работы:

     1) перед суммированием по шине  сброс всех триггеров – уст.  в 0 состояние (можно использовать  парафазное представление)

     2) на счетные входы триггеров  подается первое слагаемое и  запоминается

     3) на входы триггеров подается  второе слагаемое.

     4) триггер, в котором слагаемое=1 изменяет свое состояние на  противоположное

     5) переполнение разрядной сетки  выявляется в результате переноса  из старшего разряда и знакового.

     Быстродействие  параллельного сумматора ограничивается временем распространения переноса.

     Tпер=Т1(n~1). Для сокращения этого времени в сумматор включают цепь || переноса. В состав АЛУ входят: схема управления – руководство порядком выполнения последовательности микроопераций.

5. Назначение  и классификация  АЛУ

     1) Виды обработки операндов

     2) организация выполнения действий  над операндами

     3) способы связи между основными  узлами

     Типы  АЛУ:

     1) используемая система счисления

     2) по формам представления числовых  данных – с фиксированной или  плавающей запятой.

     3) по виду связей между основными  узлами – с непосредственной  связью и с магистральной структурой.

     Рис.3 АЛУ с непосредственными связями 

Принцип организации АЛУ с непосредственными связями (рис.3) - сумматор и схема управления соединены непосредственно с выходами соответствующих регистров. Операнды считываются их определенных регистров. Результат определяется и передается также в определенные регистры.

     АЛУ магистральной структуры (рис.4): Схемы для преобразования информации выделены в отдельные блоки, включающие в себя сумматор и регистр сдвига. Регистры служат лишь для хранения операндов во время их обработки. Вх/вых сумм регистров содержат только схемы приема и выдачи информации.

     Рис. 4 АЛУ магистральной структуры

1. Структура АЛУ для сложения и вычитания чисел  с фиксированной  запятой

     При выполнении сложения положительные  слагаемые представляются в прямом коде, отрицательные – в дополнительном. Производится сложение двоичных кодов, включая разряды знаков. Если при  этом возникает перенос из знакового  разряда суммы при отстуствии переноса в этот разряд или перенос  в знаковый разряд при отсутствии переноса из разряда знака, то имеется  переполнение разрядной сетки соответственно при отрицательной и положительной  суммах. Если нет переносов из знакового  разряда и в знаковый разряд суммы  или есть оба этих переноса, то переполнения нет и при 0 в знаковом разряде  сумма положительна, а при 1 отрицательна и представленя в ДК. 

     Рис. 5 Структура сложения и вычитания чисел

     Алгоритм  работы:

     1) Из памяти по входной информационной шине в АЛУ поступают операнды, причем положительные числа – в прямом, а отрицательные – в дополнительном коде.

     2) РгВ – первое слагаемое или уменьшаемое

      3) РгА – второе слагаемое или вычитаемое. Рг1 связан с РгА цепями прямой и инверсной передачи кода. Прямая передача используется при сложении, инверсная - вычитания

      4) Результат операции выдается из АЛУ в оперативную память по выходной информационной шине ШИВых.

      5)При выполнении операции в  АЛУ формируется 2-разрядный код  признака результата ПР.

     6) Операция алгебраического вычитания Z=X-Y=X+(-Y) может быть сведена к изменению знака вычитаемого Y и операции алгебраического сложения. Изменение знака – принятый в Рг1 код инверсно передается в РгА и при сложении осуществляетя подсуммирование 1 в младший разряд сумматора.

     7) Передача информации в регистрах АЛУ производится отдельными микрооперациями, инициируемыми соотвествующими УСами.

2. Структура АЛУ для умножения  чисел с фиксированной  запятой (сумматор частичных  произведений)

     Рис 6 Сумматор частных произведений 

     В ЭВМ операция умножения чисел  с фиксированной запятой с  помощью соответствующих алгоритмов сводится к операциям сложения и  сдвига. Произведение двух (n-1)-разрядных чисел может иметь 2(n-1) значащих разрядов. Т.о. при операции умножения целых чисел необходимо предусмотреть возможность формирования в АЛУ произведения, имеющего двойную по сравнению с сомножителем длину. В ЭВМ, в которых числа с фиксированной запятой являются дробями, младшие n-1 разрядов произвдения часто отбрасываются (возможно с операцией округления).

     Для выполнения умножения АЛУ должно содержать регистры множимого, множителя  и схемы формирования суммы частичных  произведений – сумматор частичных  произведений, в котором путем  соответствующей организации передач  производится последовательное суммирование частичных произведений.

     Операция  умножения состоит из n-1 [(n-1) – число цифровых разрядов множителя] циклов. В каждом цикле анализируется очередная цифра множителя, и если это 1, то к сумме частичных произведений прибавляется множимое, в противном случае прибавления не происходит. Цикл завершается сдвигом множимого относительно суммы частичных произведений либо сдвигом суммы частичных произведений относительно неподвижного множимого.

3. Умножение, начиная с младших  разрядов множителя  со сдвигом суммы  частичных произведений вправо и при неподвижном множимом

     Регистр множителя и сумматор частичных  произведений при этом должны иметь  цепи сдвига вправо. Регистр множимого  может не иметь цепей сдвига. Последовательность действий в каждом цикле выполнения умножения определяется младшим  разрядом регистра множителя, куда последовательно  одна за другой поступают цифры множителя. Поскольку по мере сдвига множителя  вправо старшие разряды регистра множителя освобождаются, он может  быть использован для хранения младших  разрядов произведения, поступающих  из младшего разряда сумматора частичных  произведений по мере выполнения умножения. Для этого при выполнении сдвига младший разряд регистра сумматора  частичных произведений соединяется  со старшим разрядом регистра множителя. После выполнения умножения старшие разряды произведения находятся в ргеистре сумматора, младшие – в регистре множителя. При данном методе умножения все три регистра имеют одинаковую длину, равную числу разрядов сомножителей. Этот метод нашел наибольшее применение в ЭВМ.

     Алгоритм:

     1) Берутся модули от сомножителей.

     2) Исходное значение суммы частичных произведений принимается равным 0

     3) Если анализируемая цифра множителя равна 1, то к сумме частичных произведений прибавляется множимое; если эта цифра 0, прибавление не производится.

     4) Производится сдвиг суммы частичных произведений вправо на один разряд.

     5) Пункты 3 и 4 последовательно выполняются для всех цифровых разрядов множителя, начиная с младшего.

     6) Произведению присваивается знак плюс, если знаки сомножителей одинаковы, минус – в противном случае.

4. Умножение, начиная с младших  разрядов множителя  при сдвиге множимого  влево и неподвижной сумме частичных произведений

     Регистр множителя должен иметь цепи сдвига вправо, регистр множимого – влево, сумматор не должен иметь цепей сдвига. Последовательность действий определяется младшим битом регистра множителя. При этом методе регистр множимого  и сумматор частичных произведений должны иметь двойную длину. Этот метод требует больше оборудования, но никаких преимуществ не дает, поэтому его применение нецелесообразно.

5. Умножение, начиная со старших  разрядов множителя  при сдвиге суммы  частичных произведений влево и неподвижном множимом

     Регистр множителя и сумматор частичных  произведений должны иметь цепи сдвига влево. Регистр множимого не имеет  цепей сдвига. Последовательность действий в каждом цикле выполнения умножения  определяется старшим разрядом регистра множителя. При этом методе сумматор частичных произведений должен иметь  двойную длину. И данный метод  требует дополнительного по сравнению  с первым методом оборудования. Но он применяется в некоторых АЛУ, т.к. позволяет без дополнительных цепей сдвига выполнять и деление (а при первом методе для выполнения деления необходимы дополнительные цепи сдвига влево в регистре множимого (частного) и в сумматоре частичных  произведений (разностей).

6. Умножение, начиная со старших  разрядов множителя  при сдвиге вправо множимого и неподвижной сумме частичных произведений