Изучение и исследование микропроцессора КР580ВМ80А

Изучение  и исследование микропроцессора  КР580ВМ80А

1.Краткие  теоретические сведения

В последние годы отмечается быстрый рост выпуска  микропроцессорных БИС и приборов на их основе. Это объясняется тем,что  микропроцессоры (МП) дают возможность  использования средств и методов вычислительной техники в любых устройствах,где реализуются процедуры сбора, обработки, передачи и отображения информации, управления процессами и объектами. Микропроцессор, по определению-это программно-управляемое устройство, непосредственно осуществляющее процесс обработки цифровой информации и управление им, построенное на одной или нескольких БИС. Микро-ЭВМ, также как и мини-ЭВМ, относятся к классу проблемно-ориентированных ЭВМ. Микро-ЭВМ создается на основе технологии БИС; по определению,это микропро- цессорная ЭВМ,состоящая из микропроцессора, полупроводниковой памяти, средств связи с периферийными устройствами. При необходимости микро-ЭВМ снабжается пультом управления и источником питания. Все составные части микро-ЭВМ объединяются общей несущей конструкцией. Микро-ЭВМ предназначены, в основном, для встраивания в аппаратуру систем в качестве элементов обработки информации. Микро-ЭВМ - многофункциональный блок,который за счет программирования органически сливается в функциональном отношении с аппаратурой, в которую встраивается

Контроллер - это  устройство управления некоторым механизмом или аппаратом по жесткой программе. Примерами достаточно сложных контроллеров могут служить устройства управления магнитными лентами и дисками. До появления микро-ЭВМ контроллеры выполнялись как чисто аппаратные устройства.Однако простота и гибкость реализации в ЭВМ логических функций,а также возможность дополнительного использования вычислительных алгоритмов делают применение микро-ЭВМ в контроллерах весьма перспективны.Контроллеры,построенные на базе микро-ЭВМ, называют микро-контроллерами.

2.Микропроцессорный  комплект БИС серии  КР5580.

Микропроцессорный комплект (МПК) - совокупность микропроцессорных  и других интегральных микросхем, совместимых  по конструктивно-технологическому исполнению и предназначенных для совместного применения при построении МП, микро-ЭВМ и др. средств выч.техники. МПК серии КР580 предназначен для построения электронно-вычислительной аппаратуры широкого применения, микропроцессорных вычислительных систем, средств дискретной автоматики. 
МПК КР580 выполнен на основе n-МОП технологий. Уровни электрических сигналов микросхем соответствуют уровням ТТЛ схем серии K155 (K555). С комплектом совместимы микросхемы серии К589, выполненные по технологии ТТШЛ. 
Основные параметры микропроцессора КР580ВМ80А приведены в табл.1.

Таблица 1. Основные параметры БИС КР580ВМ80А

Рис.1 Обозначение  на схемах БИС КР580ВМ80А

2.1.Микропроцессор  КР580ИК80А

Микросхема КР580ВМ80А представляет собой однокристальный восьмиразрядный микропроцессор с фиксированной системой команд. Предназначен для применения в устройствах обработки данных и схемах управления в качестве центрального процессорного элемента. Микропроцессор конструктивно помещен в пластиковый корпус с 40 выводами.

2.1.1.Функциональная  организация микропроцессора  КР580ВМ80А

Микропроцессор  предназначен для работы с байтовой организацией памяти и имеет следующие  форматы представления данных и  команд. Формат обрабатываемых данных (операндов) представлен на рисунке 2.

РИС.2 Формат данных

Формат данных интерпретировать как :

• целое положительное число без знака в прямом коде в диапазоне от 0 до 255 (в десятичной системе исчисления);
• число со знаком в дополнительном коде. Диапозон изменения чисел от +127 до
• 128 в десятичной системе исчисления;
• двухразрядное двоично-десятичное число без знака в диапазоне от 0 до 99 в десятич. системе исчисления;
• логический байт данных;
• допускается представление чисел в двухбайтовом формате в прямом или дополнительном коде. Диапазон изменения чисел при этом от +32767 до -32786 в десятичной системе исчисления.

Арифметические  операции выполняются по правилам двоичной арифметики над числами в дополнительном коде. При обработке двоично-десятичных чисел используется преобразование в двоичный код. Логические операции выполняются по правилам двоичной логики. Результат операции представляется числом в соответствующем формате и байтом признаков результата (флажков) (рис.3).

Рис.3. Байт признаков (флажки)

Пять признаков (остальные три разряда фиксированы) устанавливаются в зависимости  от результата выполнения операции:

• Бит знака S устанавливается в соответствии со старшим битом D7 результата.
• Бит нуля Z устанавливается в "I", если результат равен 0; в противном случае сбрасывается в "0".
• Бит четности Р устанавливается в "I", если число единиц в результате четно; в противном случае сбрасывается в "0".
• Бит переноса С устанавливается в "I", если в результате выполнения операции сложения возникает перенос из старшего разряда или при вычитании перенос не возникает (происходит заем); в противном случае обнуляется.
• Бит вспомогат. переноса АС устанавливается в "I" при появлении переноса из третьего в четвертый разряд результата при выполнении сложения и вычитания. 
  Используются при обработке двоично-десятичных чисел.

Форматы команд зависят  от типа команд и способа адресации. Код операции представляется одним  байтом. В случае прямой адресации  к памяти используется адрес длиной 16 бит (т.е. макс. емкость памяти 65536 байтов). 
Длина команды может быть 1,2 или 3 байта.Многобайтовые команды хранятся в соседних ячейках памяти и адресуются по первому байту, младший байт распологается по меньшему адресу. Формат команды определяется кодом операции. Адресация памяти в микропроцессоре КР580ВМ80А задается в коде операции и использует следующие способы.

• Прямая: используется для адресации однобайтовых слов данных и двухбайтовых адресов, содержащихся в памяти или внешнем устройстве.Прямой адрес указывается во втором или во втором и третьем байтах команды.
• Прямая регистровая: используется для адресации одно- и двухбайтовых слов,содержащихся во внутр. регистрах процессора, и указывается в байте кода операции.
• Косвенная регистровая: используется для адресации байтов данных в памяти. Косвенный адрес содержится в паре регистров процессора (адресных указателях), указываемых в байте кода операции.
• Непосредственная: используется в двух- или трехбайтовым форматом команд. Байт2 (или байты 2 и 3) непосредственно содержат данные (операнд или адрес, заносимый в регистр).
• Cтековая: используется для косвенной адресации двухбайтовых слов данных или адресов, находящихся в области памяти, отведенный под стек. Адрес определяется по содержимому регистра указателя стека (SP).

2.1.2. Структурная организация микропроцессора КР580ИК80А.

Микропроцессор  КР580ИК80А реализован на основе общей  внутр. шины данных и включает следующие  функциональные узлы:

• блок регистров общего назначения с адресной логикой;
• блок арифметико-логического устройства (АЛУ);
• блок регистра команд и управления;
• двунаправленную буферизованную шину данных;
• блок синхронизации и управления.

Блок регистров  общего назначения предназначен для  оперативного хранения информации, участвующей  в процессе выполнения программы. Он представляет собой динамическую память с произвольным доступом, организованную в виде шести 16-битовых регистров. Три регистра могут использоваться при выполнения операций как шесть отдельных 8-битовых программно-доступных регистров B,C,D,E,H,L, или как 16-би- товые программно-доступные пары BC,DE.HL. 
Пара 8-битовых регистров WZ используется для временного хранения второго и третьего байтов команд перехода,передаваемых с внутр. шины данных (ВШД) в программный счетчик (РС). К паре WZ программист обращаться не может.

16-битовый программный счетчик (РС) служит для хранения адреса текущей команды программы. Его содержимое автоматически инкрементируется (увеличивается) после выборки каждого байта команды схемой адресной логики. Загрузка и выдача содержимого РС осуществляется побайтно через мультиплексоры (МПЛ) и внутр.шину данных.

16-битовый указатель  стека (SP) хранит адрес ячейки  области оператиной памяти, отведенной  под стек, к которой было последнее  обращение. Перед занесением слова  в стек содержимое указателя  стека уменьшается (декркментируется) на 1. После считывания слова из стека содержимое SP инкрементируется на 1. Для выполнения инкрементации-декрементации в адресной логике предусмотрена схема инкрементации-декркментации (СИД). 
Содержимое SP может быть прибавлено к содержимому регистровой пары HL, для чего имеется возможность побайтовой пересылки содержимого через мультиплексоры МПЛ на внутр. шину данных.

Выбор регистра, участвующего в операции, осуществляется схемой выбора регистра (СВР). Адресная логика обеспечивает выдачу на адресную шину адресов данных и команд. Она включает в себя буферный регистр адреса (БРА), схему инкрементации-декрементации (СИД) и адресный буфер. Регистр БРА принимает и хранит адрес с любого 16-битового регистра. Его выход связан со входами схемы СИД и адресного буфера.

Схема СИД - схема  быстрого переноса/заема. С ее помощью  содержимое БРА может быть передано с изменением на 1, или без изменения  через 16-разрядный мультиплексор  на вход любого 16-битового регистра (пары) BC,DE,HL,SP или РС.

Адресный буфер представляет собой 16 выходных формирователей с тремя состояниями и предназначен для выдачи адреса на выводы адресной шины А15...A0. Третье (отключающее) состояние позволяет подключать микропроцессор непосредственно к общей системной адресной шине микро-ЭВМ.

Блок арифметико-логического  устройства (АЛУ) предназначен для выполнения арифметических и логических операций над числами в параллельном 8-разрядном  двоичном коде, а также операций циклического сдвига. При обработке  информации в АЛУ используются регистры:

• ВР (0:7) - регистры временного хранения;
• А (0:7) - аккумулятор;
• ВА (0:7) - регистр аккумулятора;
• F (0:4) - регистр флажков.

При выполнении операций один из операндов пересылается из аккумулятора в регистр ВА; второй операнд поступает из памяти или  блока регистров через ВШД в регистр ВР, а затем в АЛУ в прямом или обратном коде в зависимости от операции. Результат операции передается через ВШД в аккумулятор или в регистр общего назначения, а прзнаки результата записываются в регистр флажков F (нуль,перенос, знак,четность,вспомогат.перенос), обеспечивая возможность переходов в программе.

Cхема десятичной  коррекции (СДК) предназначена  для преобразования двоичного  кода в двоично-десятичный при  обработке двоично-десятичных чисел.

Блок регистра команд и управления содержит регистр команд (РК), схемы дешифрации команд (ДШК) и шифрации машинных циклов (ШМЦ). РК хранит первый байт кода операции и после дешифрации используется для формирования сигналов управления блоком регистров, АЛУ с регистрами и буфером данных (БД),реализующих микропрограммы вы полнения команд.

Двунаправленная шина данных предназаначена для организации  связи между отдельными блоками  микропроцессора и для связи  с др. микросхемами и микро-ЭВМ. Она  включает в себя внутр.шину данных ВШД  и буфер данных (БД), соединенный с внешней ши ной данных Д7...Д0. Двунаправленный с тремя состояниями БД (0:7) состоит из буферного регистра и формирователей. Предназначен для развязки внутр.и внешней шин данных (в процессе ввода или выполнения операций, не связанных с пересылкой данных, БД отключается).

Узел управления и синхронизации (УУС) предназначен для синхронизации и управле  ния работой процессора. 
Синхронизация:

• R (установка) - перевод процессора в исходное состояние. Выполнение программы начинается с нулевого адреса;
• SYNC - cигнал синхронизации, определяющий начало каждого машинного цикла команды;
• F1, F2 - входы двух неперекрывающихся последовательностей синхросигналов.

Управление ожиданием:

• WAIT (ожидание) - сигнал, что процессор ожидает,когда внешнее устройство или память будут готовы к обмену;
• RDY (готовность) - входной сигнал, указывающий, что внешнее устройство или готовы к обмену. Вместе с сигналом WAIT позволяет синхронизировать обмен с устройствами низкого быстродействия или организовать пошаговый, командный режим работы (при отладке) и останов по требуемому адресу.

Управление шинами:

• WR - выход сигнала низкого активного уровня, указывающего, что микропроцессор выдал данные на шину Д7...Д0. Используется для управления записью информации в па мять или во внешнее устройство;
• DBIN - сигнал разрешения приема информации на шину данных Д7...Д0 из памяти или внешних устройств.

Управление прерываниями:

• INT - входной сигнал запроса прерывания работы процессора, поступающий от внешних устройств;
• INTE - выходной сигнал разрешения прерывания высокого уровня, указывающий, что процессор готов к обмену (может принять запрос прерывания). После перехода к обслуживанию прерывания на выходе устанавливается сигнал низкого уровня и запросы прерывания не воспринимаются.

Управление прямым доступом к памяти (захватом):

• HLD - входной сигнал запроса на захват шин Д7...Д0, А15...А0 со стороны внешних устройств. Процессор переходит в состояние "ЗАХВАТ", и системная шина может использоваться внешними устройствами;
• HLDA - выходной сигнал подтверждения захвата шин. Является признаком допуска внешнего устройства к шинам данных и адреса системы.

2.1.3.Система  команд микропроцессора  КР580ВМ80А

В микропроцессоре  КР580ИК80А программно-доступными являются 8-битовые регистры A,B,C,D,E,H,L; 16-битовые - слово состояния PSW (регистры А и F), пары регистров B,D,H, обозначаемые по первому регистру пары BC,DE,HL соответственно, указатель стека SP и программный счетчик РС, а также отдельные признаки рeгистра F (см.рис.5).

Система команд микропроцессора содержит 78 команд и может быть разбита на следующие группы:

1. группа команд пересылки, осуществляющих передачу информации между регистрами (11 команд);
2. группа арифметических команд (14 команд);
3. группа логических команд (15 команд);
4. группа команд передачи управления (29 команд);
5. группа команд работы со стеком, ввода-вывода и управления регистрами процессора (9 команд);

2.1.4.Выполнение  команд в микропроцессоре  КР580ВМ80А.

Каждая команда  микропроцессора занимает командный цикл, состоящий из цикла выборки команды и цикла ее исполнения. Длительность цикла выборки команды различна для различных команд и зависит от длины команды (воз можны от одного трех обращений к памяти ) 
С другой стороны, длительность цикла выполнения команды зависит от типа команды и способа адресации операндов. Например,для выполнения команды ADD r требуется только одно обращение к памяти, за самой командой, а операнд находится в регистре r процессора. Для выполнения команды ADD M требуется два обращения к памяти: за командой и за операндом, адресуемым парой HL.

Таким образом, длительность командного цикла определяется числом обращений к памяти или внешнему устройству. Интервал времени на одно обращение к памяти или внешнему устройству определяется как машинный цикл М. 
Число машинных циклов в команде изменяется от одного для однобайтовых команд с регистровой адресацией до пяти для трехбайтовых сложных команд.

Машинный цикл, в  свою очередь, разбивается на машинные такты Т, в каждом из которых выполняется элементарное действие в процессоре - микрооперация. Число тактов в цикле определяется кодом команды и изменяется от трех до пяти. 
Длительность такта задается периодом синхроимпульсов F1, формируемых внешними цепями.

Для синхронизации процессора с памятью и внешними устройствами, имеющими меньшее быстродействие, для организации прямого доступа к памяти и останова процессора предусмотрены три специальных состояния: ОЖИДАНИЕ,ЗАХВАТ и ОСТАНОВ, длительность ко торых произвольная, но всегда кратная Т.

Последовательность  действий в каждом машинном цикле  определяет его тип. Имеется 10 машинных циклов:

• ВЫБОРКА - выборка из памяти байта кода операции команды;
• ЧТЕНИЕ ПАМЯТИ - выборка второго и третьего байтов команды и выборка операнда с косвенной адресацией;
• ЗАПИСЬ В ПАМЯТЬ - запись операндов или сохранение адресов при выполнении команд пересылок;
• ЧТЕНИЕ СТЕКА - обращение к стеку;
• ЗАПИСЬ В СТЕК - обращение к стеку;
• ВВОД - выполнение команды ВВ;
• ВЫВОД - выполнение команды ВВ;
• ПРЕРЫВАНИЕ - организация прерывания и останов процессора;
• ОСТАНОВ - при выполнении команды останова;
• ПРЕРЫВАНИЕ ПРИ ОСТАНОВЕ - Если прерывание возникло после выполнения команды "останов".

В каждой команде  циклы появляются в той или  иной последовательности, например:

• ADD r M1(выборка)
• ADD M M1(выборка) - М2(чтение памяти)
• IN <port> М1(выборка) - М2(чтение памяти) - М3(ввод)
• САLL <адрес> M1(выборка) - М2(чтение памяти) - М3(чтение памяти) -М4(запись в стек) - М5(запись в стек).

Каждый машинный цикл процессора идентифицируется байтом состояния, который выдается на шину данных в начале каждого машинного цикла и сопровождается выдачей сигнала синхронизации машинных циклов на вывод SYNC. Этот байт несет информацию о последующих действиях процессора и может быть использован для расширения функций управления в микропроцессорной системе. Информация о состоянии распределена в байте состояния в соответствии с табл.2, а распределение байтов состояния в зависимости от типа машинного цикла представлена в табл.3.

Таблица 2. Информация о состоянии микропроцессора КР580ИК80А

Таблица 3 Распределение байтов состояния по типам машинных циклов микропроцессора КР580ВМ80А

Табл. 4. Распределение действий по тактам процессора КР580ВМ80А.

В каждом машинном цикле выполняется обращение  к памяти. Поэтому в первом машинном такте Т1 на адресную шину выдается адрес с программного счетчика РС или указателя SP. Одновременно на шину данных выдается байт состояния (БС) и формируется сигнал синхронизации. На рис. 5 представлена временная диаграмма работы центрального процессорного элемента (ЦПЭ) КР580ВМ80А в цикле выборки. Если память или внешнее устройство не готовы к обмену (RDY=0), или есть запрос прямого доступа к памяти (ПДП), т.е. HLD=1, или выполняется команда останова, то обмен данными осуществляться не может. Процессор переходит в состояние ОЖИДАНИЕ, ЗАХВАТ или ОСТАНОВ, т.е. выполняет такты ожидания Tw, число которых определяется внешними признаками. Анализ этой информации осуществляется в такте Т2. В этом же такте содержимое РС увеличивается на 1 для адресации следующего бита.

Рис.5 Временная  диаграмма работы ЦПЭ КР580ВМ80А  в ЦИКЛЕ ВЫБОРКИ.

Если особых случаев  нет, или есть внешний сигнал из состояния  ожидания, то процессор переходит к такту Т3, в котором может производиться обращение к памяти, стеку или устройству ввода/вывода (УВВ). В результате происходит передача через шину данных байта команды,адреса или данных. При этом на выводах DBIN или WR формируются соответствующие управляющие сигналы.