Микропроцессорная система на базе микропроцессора I8085

Федеральное агентство морского и речного  транспорта.

Федеральное государственное  образовательное учреждение

высшего профессионального  образования.

Морской государственный  университет

 имени адмирала Г.И.  Невельского.

 

 

Кафедра «Электрооборудование судов»

 

 

 

 

 

Курсовой проект

 

«Микропроцессорная система на базе микропроцессора I8085»

 

Вариант 1.6

 

 

 

 

 

 

 

 

Руководитель работы

“___”   ________ 2012г.

Курсант  группы

“___”   ________ 2012г.

 

 

 

 

 

 

 

 

 

 

Владивосток 2012

 

 

Содержание

 

1. Исходные данные…………………………………………………………………………3
2. Микропроцессор I8085……………………………………………………………...…….4
3. Адресная шина микропроцессора I8085………………………………………………..5

4. Шина управления системы на базе микропроцессора I8085………………………...6

5. Буферирование шин данных микропроцессора I8085………………………………..6

6. Подготовка микропроцессора I8085

      для  работы в режиме системного  контролера…………………………………………6

7.   Генератор тактовых импульсов для микропроцессора

             I8085…………………………………………………………………………………………7

8. Прямой доступ к памяти в микропроцессоре I8085…………………………………..7
9. Прерывания в микропроцессоре I8085…………………………………………………7
10. Функциональное описание микропроцессора I8085………………………………….9
11. Микросхема параллельного интерфейса КР580ВВ55А……………………………..10
12. Устройство буферирования шин КР580ВА86………………………………………...11
13. Микросхема АЦП К1113ПВ1……………………………………………………………12
14. Допустимые предельные значения МП I8085………………………………………...13
15. Операционный усилитель К140УД7……………………………………………………13
16. Расчет и выбор резисторов………………………………………………………………14
17. Программа…………………………………………………………………………………15
18. Литература…………………………………………………………………………………17

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Исходные данные

 

Входы	Каналы Измереня	Мультиплексор	Тип МП	Прием готовности АЦП	Разрядность
1	2	3	4	5	6
Вх.1 – постоянное напряжение 0…10мВ. Вх.2 – постоянный U 0…100 В, частота высшей гармоники 10 Гц. Вх .3 – пост I 0…5мА Вх 4…8 дискретн.	8	Аналоговый	I8085	Прерывание по входу RST	12

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2. Микропроцессор I8085.

 

 

 

X1 X2 READY RESIN HOLD INTR RST5.5 RST6.5 RST7.5 TRAP S1D SoD S0 S1 CLS RESET HLDA INTA

CPU

AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 AD8 AD9 AD10 AD11 AD12 AD13 AD14 AD15   ALE       RD WR I/O

 

 

 

 

 

 

 

 

 

 

 

 

 

Микропроцессор I8085 разработан фирмой Intel. Это 8-ми разрядный МП основным модулем, которого является АЛУ (арифметико-логическое устройство), выполняющее различные операции по

обработке данных. Ввод данных осуществляется с помощью аккумулятора и регистра временного хранения. Команды, необходимые  для передачи данных, находятся в  наборе команд, применяемых в этом микропроцессоре. Устройство управления не только управляет работой МП, но и запускает ряд внешних устройств (внешнее ЗУ и порты ввода/вывода). Если требуется записать или считать информацию, находящуюся в определенной ячейке ЗУ, то устройство управления соответственной команды выбирает определенный момент времени. Такие операции осуществляются с помощью команд WR(L) (запись) или RD (L) (чтение), одновременно с которыми на адресную строку поступает код адреса для поиска требуемой ячейки ЗУ.

    Сигнал МП IO(H)/M(L) сообщает, имеет ли отношение передача данных к ЗУ(M) или к портам ввода-вывода (I/O). С помощью внешнего сигнала HOLD(H) (захват шины) можно “предписать” МП не пользоваться сигналами данных адресов. МП всегда заканчивает команду HOLD сигналом HLD A(H) (подтверждение захвата шины). После приема запроса о передачи  данных в ЗУ или в порты ввода/вывода МП находится в состоянии ожидания до тех пор, пока не получит сообщение о том, что требуемый регистр перешел в состояние готовности или что требуемый адрес найден в ЗУ. Сообщение об этом поступает в МП через соответствующий управляемый вход в виде сигнала READY (H) (готовность).

   Сигнал RESIN (внутренний сброс) позволяет установить счетчик команд в нулевое состояние. В этом случае программа будет автоматически начинаться снова. К входам X1 и X2 можно подключить кристалл кварца с собственной частотой порядка 6-ти МГц. Генератор синхросигналов, связанный с контроллером или с устройством управления, определяет реальное быстродействие МП.

   Рассмотрим еще один выходной  управляемый сигнал ALE (Address Latch Enable) – разрешение адресного режима. С помощью ALE часть информации шины адресов, а именно биты от A0 до A7 включительно, выводится из МП по шине данных. Временное разрешение с помощью ALE позволяет выдать всю адресную информацию через шины адресов и данных. Сигналы состояния S0 (H) и S1 (H) содержат информацию о состоянии МП.

                          

                                             S1 (H)    S0 (H)

Остановка     0      0        Запись     0      1

Чтение     1      0

Выбор команды    1      1

 

    Прерывание производится  с помощью команды INTR (H). Если МП закончил выполнение текущей команды, то он ответит на прерывание сигналом INTA (L) (подтверждение прерывания). Через линию RST (повторный запуск) может поступить внешний запрос на прерывание. Если МП подтвердит этот запрос, то одновременно с генерацией сигнала INTA произойдет переход к требуемой подпрограмме.

    Сигнал прерывания  TRAP (H) (прерывание в непредвиденной ситуации) обычно не маскируется, т. е. вход МП всегда находится в состоянии разрешения преобразования. В случае появления сигнала TRAP команда “разрешение преобразования” не требуется. МП располагает набором внешних контактов последовательного ввода/вывода информации, которые позволяют с помощью сигнальной программы вывести последовательно из МП параллельный набор битов или ввести в МП последовательный  набор битов и преобразовать его в параллельный набор. Такое  преобразование необходимо, если требуется передать данные по одной линии, например в процессе обмена данными. Для этой цели служат выводы обозначенные SID и SOD.

    Связь микропроцессора  с внешними схемами осуществляется  через буферы, которые обеспечивают  эффективное управление схемами  типа ТТЛШ.

1.1 Адресная шина микропроцессора I8085.

 

    Адресная шина представляет собой сгруппированные 16 выводов микропроцессора.

    В устройстве 8085 используется  принцип, основанный на "временном  мультиплексировании" функции  выводов, когда одни и те  же выводы в разные моменты времени представляют разные функции. Это позволяет реализовать ряд дополнительных функций при тех же 40 выводах в корпусе микропроцессора.

  Восемь мультиплексированных  вывода устройства I8085 играют роль  шины данных либо младших разрядов адресной шины. В некоторые моменты эти восемь физических выводов передают адрес, в другие моменты они используются для ввода или вывода данных, обозначены как АD - АD .

Старшие восемь разрядов адресной шины системы АD – АD предназначены для реализации, соответствующего разряда адреса.

Ввиду  того,  что  в     микропроцессоре   I8085  используется мультиплексированные выводы для адреса и данных, формирование младших восьми разрядов адресной шины несколько усложняется. Главная особенность заключается в необходимости "фиксации" логического состояния выводов   АD - АD микропроцессора I8085 в моменты, когда они функционально представляют адресные разряды АD - АD . Для этого необходимо точно знать, когда на этих выводах отображается адресная информация.

В корпусе 8085 существует специальный  вывод, обозначаемый АLЕ

(Address Latch Enable) - открытие фиксатора адреса, сигнал на котором в нормальном состоянии соответствует логическому 0. Если информация на выводах АD - АD является адресной – А - А , то АLЕ переводится в

 состояние 1. При переходе  АLЕ из состояния 1 в состояние  0 информация на АD -АD должна быть зафиксирована.

  Сигнал ALE инвертируется за  счет использования фиксатора  с импульсным запуском. В соответствии со спецификациями 8085 адресные данные должны фиксироваться по заднему фронту сигнала ALE. С другой стороны, согласно спецификациям 8-ми разрядного фиксатора, который фиксирует данные по переднему фронту тактового импульса. Поэтому необходимо   инвертировать      сигнал   ALE,   поступающий   от микропроцессора. Это позволяет осуществить физически фиксирование информации АD - АD в 8-разрядных фиксаторах по заднему фронту сигнала ALE.

 

Шина управления системы на базе микропроцессора I8085

 

Для построения 2 Шина управления микропроцессора I8085 используем управляющие выводы, обозначаемые как IO/М, RD и WR. В табл.2 приведены логические состояния  сигналов на этих выводах соответственно функциям шинам управления.

Таблица2

Логические условия  для выводов управляющих сигналов микропроцессора

I8085 при указанных функциях  системы

 

      

RD	WR	IO/M
0	1	1
1	0	1
0	1	0
1	0	0

 

IOR   Сокращенное обозначение 

IOW     функций системы 

MEMR               

MEMW      

 

Из табл. 2 видно, что при выполнении операции чтения или записи для устройства ввода - вывода (IOR - IOW) сигнал на выводе IO/М соответствует состоянию логической 1. При выполнении же операции чтения и записи в память (МЕМR и МЕМW) этот сигнал соответствует состоянию логическому 0.

При реализации функции, соответствующих  обозначениям этих выводов (чтение и  запись), на выводы RD и WR подается сигнал 0. Таким образом, при выполнении чтения информации из памяти или с устройства ввода сигнала RD соответствует состоянию логическому 0. При выполнении же записи в память или на устройство вывода сигнала WR соответствует состоянию логическому 0.

1.3 Буферирование шин  данных микропроцессора I8085

Для микропроцессора I8085 при передачи данных и адреса характерно наличие мультиплексированной шины. Однако для буферирования данных это не имеет особого значения. Поскольку активизированное состояние сигнала RD соответствует низкому уровню.

1.4 Подготовка микропроцессора I8085 для работы в режиме системного контролера.

 

Для подготовки микропроцессора  I8085 к работе в режиме системного контролера соединяем вход НОLD с корпусом. Это защитит память от прямого доступа. Потом подадим на вход READY напряжение уровня, соответствующего логической 1. Это предотвратит паузы во время нормального выполнения программы. Наконец, соединяем выводы ТRАРТ,

RSТ 7.5,  RSТ 6.5, RSТ 5.5 и INTR с корпусом. Это исключит возможность прерывания микропроцессора I8085 во время нормального выполнения программы.

   Для обеспечения начальной установки микропроцессора I8085 к входу RЕSЕТ подключаем элементы, образующие такую же схему, как и схема, подключаемая к входу RЕSЕТ генератора тактовых импульсов 8224. Включенный таким образом   микропроцессор будет работать как контроллер системы, в котором не допускается режим прямого доступа в память, запрещаются прерывание и состояния ожидания.

   Согласно заданию прерывание  осуществляем по входу КЗТ  5.5, который

соединяем с входом READY АЦП.

1.5 Генератор тактовых  импульсов для микропроцессора

I8085.

 

Схема генератора тактовых импульсов  микропроцессора I8035 полностью содержится в самом микропроцессоре. Достаточно просто подключить кварцевый резонатор к выводам X1 и X2 микропроцессора I8085. Кварцевый резонатор может иметь любую частоту колебаний в диапазоне от 1 до 6 МГц. Эта частота делиться пополам и соответствующие импульсы с периодом t используются в микропроцессоре I8085.

 

1.6 Прямой доступ  к памяти в микропроцессоре I8085.

 

Прямой доступ к памяти в микропроцессоре  I8085 обеспечивается следующим образом. Вход НOLD микропроцессора I8085 должен быть переведен в состояние логической 1, периферийное оборудование может осуществлять прямой доступ к памяти.

Когда микропроцессор I8085 подтверждает получение сигнала НОLD выходная линия НLDA переводится в состояний логической 1. Переход этой линии в состояние логической 1 означает, что микропроцессор I8085 прекратил управление адресной шиной, шиной данные и шиной управления.

1.7 Прерывания в микропроцессоре I8085.

 

Прерывания в микропроцессоре I8085 могут осуществляться несколькими способами. Вход микропроцессора I8085, на который подается запрос на прерывание, имеет обозначение INTR. Сигнал подтверждения прерывания INTA фактически является сигналом разрешения подачи вектора рестарта на шину данных. Когда подается сигнал подтверждения прерывания INTA, т.е. когда на выводе уровень напряжения понижается, вектор рестарта подается на шину данных и микропроцессор начинает программу обработки прерывания, соответствующую полученному вектору рестарта.

 В микропроцессоре I8085 предусмотрен вход TRАР, предназначенный для подачи запросов на прерывание, которые не могут маскироваться. Это значит, что запросы на прерывание, подаваемые на вход ТRАР, никогда не могут быть запрещены программно. Запросам на прерывание по входу ТRАР присвоен самый высокий приоритет по отношению ко всем другим прерываниям. Если в один и тот же момент времени поступят хотя бы два запроса, то запрос прерывания, подаваемый на вход ТRАР, будет иметь преимущества над всеми другими. При использовании прерываний по входу ТRАР нет необходимости подавать вектор рестарта на шину данных. Этот вектор  рестарта автоматически  формируется и  выдается микропроцессором I8085. Ему соответствует адрес рестарта 24 . Для подачи запроса на прерывание на вход ТRАР может быть использованы разные схемы. Вход ТRАР является чувствительным как к фронту, так и к уровню сигнала. Сигнал на входе ТRАР должен иметь уровень логической 1 в течении времени, которое требуется для его ввода в микропроцессор I8085. Однако микропроцессор устанавливает появление сигнала на этом входе только тогда, когда на нем происходит переход к уровню логического 0 и обратно к уровню логической 1.

 В микропроцессоре I8085 предусмотрено еще три входа для подачи запросов на прерывания. Эти входы имеют следующие обозначения. RSТ 7.5, RST 6.5, RST 5.5. При поступлении запросов на прерывание на указанные входы нет необходимости обеспечивать подачу адресов рестарта на шину данных - микропроцессор определяет их автоматически.

 

 

 

 

Таблица 3

 

Адреса памяти векторов рестарта.

 

Вход прерывания	Адрес памяти
5.5	2C
6.5	34
7.5	3C
Вектор рестарта	Адрес памяти
5	28
6	30
7	38

 

 

Адреса для векторов рестарта даны в табл. 3. Адреса векторов прерываний 5.5, 6.5 и 7.5 физически расположены  между векторами рестарта.

В микропроцессоре I8085 сигналы рестарта 5.5 и 6.5 имеют такие же временные характеристики, как и сигнал прерывания INTR. Сигнал RSТ 7.5 имеет некоторые отличия. Сигнал RST 7.5 является активным, нарастающим, чувствительным к фронту запросом на прерывание. Для осуществления запроса на прерывания требуется подать единственный импульс. Это означает, что запрос на прерывание RST 7.5 производится просто подачей импульса на вход RST 7.5 микропроцессора. Этот импульс сигнала будет запоминаться до тех пор, пока запрос на прерывание система не обработает или не сбросит.

При обработке прерываний микропроцессор освобождает нас от учета всех временных ограничений. Достаточно только декодировать определенные данные и в течение определенного периода времени поместить их на шину данных.

 

Вектор рестарта      Разряды слова данных              Адрес памяти

Имя       D                   D

RST       1  1  0  0  0  1  1  1    0

RST         1  1  0  0  1  1  1  1    8

RST       1  1  0  1  0  1  1  1               10

RST         1  1  0  1  1  1  1  1     18

RST         1  1  1  0  0  1  1  1    20

RST         1  1  1  0  1  1  1  1    28

RST         1  1  1  1  0  1  1  1    30

RST         1  1  1  1  1  1  1  1     38

 

Соответствие между именами, разрядами  слова данных и адресами памяти векторов рестарта.

  Э

 

 

 

 

 

 

 

 

1.8 Функциональное описание микропроцессора I8085.

 

Микропроцессор I8085 представляет собой 8 - разрядный ЦП. Для него требуется источник питания с напряжением +5 В. Тактовая частота генератора тактовых импульсов равна 2 МГц. Кроме того, для построения систем, обладающих минимальными возможностями, предусмотрены следующие устройства: ОЗУ/IО- 8156, ПЗУ/IO-8355.

Микропроцессор I8085 имеет двенадцать 8-разрядных регистров. Четыре из них, разбиты на пары, используются как два 16 - разрядных регистра. Шесть других регистров могут использоваться либо как 8 - разрядные, либо для образования 16 - разрядных регистров Регистры микропроцессора 18085 имеют следующие назначения:

 

Обозначение             Регистр              Содержимое

 

АСС или А                          Аккумулятор                       8 разрядов

 

РС                                      Счетчик команд                  16-разрядный адрес

 

ВС, DЕ, HL.                       Регистры общего             шесть 8-разрядных,

назначения;   

              HL -указатель данных             три 16-разрядных

 

SP    Указатель стека                  16-разрядный адрес

 

F     Регистр флажков                5 флажков (8 разрядов)

 

 

      В микропроцессоре I8085 использована мультиплексированная шина данных. Адрес передается по двум шина: старший байт адреса - по шине адреса, а младший байт - по шине данных. В начале каждого машинного цикла младший байт адреса поступает на шину данных. Этот младший бит адреса может быть зафиксирован в любом 8 - разрядном фиксаторе посредством подачи сигнала отпирания фиксатора адреса (АLЕ). В остальное время машинного цикла шина данных используется для передачи данных между микропроцессором и памятью или устройствами ввода – вывода.

      Микропроцессор I8085 вырабатывает для шины управления сигналы RD,WR, S , S и IO/M. Кроме того, он же выдает сигнал подтверждения прерывания INTA. Сигнал HOLD и все прерывания синхронизируются с помощью внутреннего генератора тактовых сигналов. Для обеспечения простого последовательного интерфейса в микропроцессоре I8085 предусмотрены: линия последовательного ввода данных и линия последовательного вывода данных. Микропроцессор I8085 имеет три вывода для маскируемых сигналов прерывания по вектору и один вывод для немаскируемого прерывания TRAP.

 

2. Микросхема параллельного интерфейса КР580ВВ55А.

D D D D D D D D	PPI	A A A A A A A A
		B B B B B B B B
A A   CS   RD   WR   RESET		C C C C
		C C C C

Микросхема КР580ВВ55А  предназначена для параллельной

 передачи информации между МП и периферийными устрой-

 ствами и содержит три 8 –  разрядных канала ввода/вывода

 А, В, С. Канал С может быть представлен в виде двух 4-х

разрядных каналов ввода/вывода, доступ к которым про-

 изводится как к отдельным  независимым каналам.

 Периферийные устройства подключаются к каналам. А, В, С,

 а связь с МП осуществляется с помощью шины D через буфер

данных. Каждый из каналов А, В, С  состоит из 8 – ми разрядн-

 ого регистра и двунаправленных  формирователей, имеющих 

на выходе состояние “выключено”. Устройство управления

содержит регистр управляющего слова, в которое предварит-

ельно производится запись информации, определяющей

режим работы каналов и формирует  сигналы выбора канала

и управления каналом C . Микросхема может работать в

одном из 3 – х режимов: режим  “0” простой ввод/вывод; 

Режим “1” – страбируемый ввод/вывод; Режим “2” – двунапра

вленный канал. Режим работы каналом  можно изменить как в

начале, так и в процессе выполнения программы, что позвол -

яет обслуживать различные периферийные устройства в опр - 

 еделенном порядке с помощью одной микросхемы. Каналы А

 и В могут работать в различных  режимах, а работа канала С 

зависит от режимов работы каналов, можно обеспечить работу

 микросхем с любым периферийным устройствам.

  В режиме “0” осуществляется простотой  ввод/выводов данных 

по трем 8- разрядным каналам, причем канал C может

  использоваться как 2-ва 4-разрядных  канала. Каждый из

  каналов может использоваться отдельно для ввода или вывода      информации в режиме “0” входная информация не запомина-

            ется, а выходных хранится в выходных регистрах до записи новой информации в каналах или до записи нового режима.

     В режиме “1” передача  данных осуществляется только  через каналы А и В, а шины  канала С служат для приема  и выдачи сигналов управления. Каждый из каналов А и В независимо друг от друга может использоваться для ввода или вывода 8 – разрядных данных, причем входные и выходные данные фиксируется в регистрах каналов.

    В режиме “2” для  канала А обеспечивается возможность  обмена информацией с периферийными устройствами по 8 – разрядному двунаправленному каналу. Для организации обмена используется – пять. В режиме “2” входные и выходные значения регистрируются во входном и выходном регистрах соответственно.

   Выводы А0 и А1 –  выводы адреса;D7 – D0 – шина данных; А7 – А0 – канал А; В0 – В7 – канал В; С7 – С0 – канал С; RD – вывод, с которого производится чтение; WR – запись; RESET – установки; СS – выбор микросхемы.

 

 

 

19. Устройство буферирования шин КР580ВА86.

 

A A A A A A A A       OE

DB

B B B B B B B B       T

 

 

 

 

 

 

 

Микросхема представляет собой  двунаправленный шинный формирователь  с высокой нагрузочной способностью, позволяет осуществить связь микропроцессора с периферийными устройствами ввода/вывода информации.

Режим работы определяется управляющими сигналами OE “разрешение входа” и Т (направление передачи). При поступлении на вход ОЕ сигнала низкого уровня направление передачи информации определяется сигналом Т. При подаче на вход Т сигнала высокого уровня осуществляется передача информации с канала А в канал В, при подаче на вход Т сигнала низкого уровня – наоборот, с канала В в канал А. Назначение выводов КР580А86 приведено в таблице: