Микропроцессорлық жүйені жобалау

Ақпаратты цифрлік өңдеу  әдістерінің қарқынды дамуы микропроцессорлық  жабдықтардың (дербес компьютерлер мен  сәйкес перифериялық құрылғылар) жасалуына  және олардың өндірістің барлық саласына енгізілуіне алып келді. Есептеу  машиналарының архитектуралары  туралы білім негізін атақты американдық  математик Джон фон Нейман қалап  кеткені белгілі. 1946 жылы ол өз әріптестері  Г.Голдстайн және А.Беркспен бірге  «Электрондық есептеу құрылғысының логикалық конструкциясын алдын-ала  қарастыру» атты мақаласында қазір  классикалық болып табылатын  есептеу машиналарын құру приципін ұсынған еді. Сол фон Неймандық негізде алғашқы микропроцессор жасалған болатын. Сонау 70-жылдардан басталатын микропроцессордың даму тарихы әлі күнге дейін өз жалғасын табуда.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Микропроцессорлық жүйелердің жалпы құрылымы

Микропроцессор-кез-келген микропроцессорлық жүйелердің орталық  бөлігі (МПС) – командалық циклді тарататын  АЛУ және ЦУУ енеді. МПС құрамында  МП басқа жад, енгізу/қортынды құрылым, қосалқы схемалар (такталық генератор, ПДП және тоқтату бақылаушылары, шиналық қалыптастырушы, защелктер-тіркеуші және т.б.)

Кез-келген МПС төмендегі  негізгі бөлікті атап айтуға болады:

• процессорлық модуль
• жад
• ішкі құрылым (ЗУ ішкі+енгізу/қортынды құрылым)
• бөлу жүйесі
• жадқа тіке қол жеткізу жүйесі

МПС процессорымен басқа  құрылымдарымен байланысы радиальды  байланыс принциптерімен, жалпы шинамен  және құрама тәсілдерімен жүзеге асырылады. МПС біртекті әсіресе 8 және 16 разрядты процессорларында «Жалпы шина» байланыс принциптерін алды яғни барлық құрылымдар бір образбен интерфейске қосылады. (1.1. сурет)

 

1. Сурет «Жалпы шина» интерфейспен МПС құрылымы

 

 

 

Интерфейстің барлық сигналдары негізгі үш топқа бөлінеді-негіздер, адрестер және басқару.

Белгілі болғандай процессор  компьютердің негізгі есептеуіш  блогы  және көп деңгейде оның күшін  анықтауыш болып табылады.  Процессор  – программист ойлаған және бағдарламалық  кодтың модулі  ретінде ресімделген бағдарламаны орындаушы болып табылады. Процессор не істейтінін түсіну үшін біріккен компьютерді  ІВМ РС жүйе компоненттерінің аясында қараймыз, Осы компьютерлік архитектурамен әрине процессорларды қолдану сферасы шектелмейді.

Бәріне танымал ІВМ  РС – біріккен компьютер есептеуіш  машиналардың фон-неймандық архитектурасын таратуды ұсынады. Бұл архитектура  Джон фон-Нейман  1945 жылы ұсынылған  және төмендегі негізгі признактары  бар. Машина басқару блогынан, арифметикалық-логикалық құралдан (АЛУ) , жадтан және енгізу/қорытынды блогынан тұрады. Одан сақтаушы бағдарлама концепциясы таратылады: негіздер және бағдарламалар бір жадта сақталады.

1. Сурет Фон-Нейман архитектурасы 

 

1.2.Сурет  Гарвардтық  архитектура 

Егер зердені бағдарлама зердесіне және негіздер зердесіне  бөлсек онда Гарвардалық архитектураны  аламыз.

 Фон-найманды архитектура  – ЭВМ құрудың бір варианты  ғана емес басқа да көрсетілген  принциптеріне сәйкес қазіргі  заманғы компютерлердің көбісі  осы принципте негізделген, қоса  айтқанда фон-неймандық машиналарды  қосқанда көп процессорлық кешендер.

Тоқтату –Фон-нейман машиналарынан  қазіргі заманғы архитектураның бірінші ерекшелігі. Тоқтату жұмысы  тоқтату сигналы түскеннен кейін  процессор ағымды бағдарламаның орындалуын тоқтату керектігімен  және тоқтату процедурасына дайындығын бастаумен шектеледі.

 

1.3. Сурет Тоқтатумен фон-нейман архитектурасы

ЖТҚ (жадқа тікелей қол жеткізу) – фон-Нейман машинасынан қазіргі заманғы архитектураның ерекшілігі  екінші ерекшілік. ЖТҚ ақпаратқа единица жіберу шығындарын қысқартады.

 

1.4. Сурет ЖТҚ каналымен фон-Нейман архитектурасы

Микропроцессорлар архитектурасы 

ІВМ РС шиналық  ұйым

ІВМ РС архитектурасы негізіне оның ерекше бөлігі болып табылатын  ашық принциптері орналасқан. Персоналды машиналар аясындағы ІВМ негізгі  бақталастығы бұған бірнеше жылдардан  соң осы айтылған принцип  ІВМ фирмасының персоналды компьютерлеріне компьютерлік рынокты басып алуға жол берген кезде келді.

Ашық принциптер біріншіден, ІВМ РС  төтенше дамыған яғни қолданушының «қосу» бағдарламасының  барлық ресурстарға кез-келген деңгейде  тоқтату жүйесіне  екіншіден,ақпараттық ағымды ұйымдастыратын шина жүйесінде яғни қолданушының өзінің аппаратттық құралдарын процессорға қосуға ғана емес сонымен қатар ақпараттық ағымдарды ұйымдастыру кезінде принциптік өзгертулерсіз немесе қосымша жүргізулер есебінен архитектураның өзіне жетілдіруге мүмкіндік береді.

Микрокомпьютер шинасын  сигналдарды ақпарттық мекн-жайлармен  беру, сигналдарды басқару топ  жүйелері жүзеге асырады. Оны нақты  түрде үшке бөлуге болады: адрестік шина, негіздер шинасы және басқару  шинасы. Осы сигналдар деңгейін әр мезетте есептеуіш жүйелердің жағдайын анықтайды. 2.1 Суретте мысалы і82284 синхрогенератор, і80286 микропроцессор, және і80287 сопроцессор, сонымен қатар і82288 шина бақылаушылар енетін гипотекалық есептеуіш жүйенің  ядросы суреттелген.

 

2.1. Сурет Компьютер шинасы 

Одан басқа үш шина көрсетілген: адрестер, негіздер және сигналдарды  басқару. Синхрогенератор CLK такталық сигнал   процессордың және басқа  да микросхемалардың  ішкі жұмыс  істеуін синхронизациялау үшін әрекет етеді. RESET сигналы бас кезіндегі  жағдайда процессорды лақтыуды жүзеге асырады.  READY  сигналы сонымен  қатар синхрогенератор көмегімен  қалыптасады, жай периферилік құралдардың  жұмысы кезінде шиналар циклдерін жоюға арналған. 24 жолдан тұратын адрестік шинаға негіздер шинасынан  процессор немесе одан берілетін  і80286 микропроцессоры байт және сөз адресін шығарады. Сонымен қатар адрес шинасы негіздермен алмасу жүргізілетін периферилік порттардың адрестерін көрсету үшін микропроцессорлармен қолданылады.

Негіздер шинасы  жеке байттар және сонымен қатар екі  байттық сөзді беруге мүмкіндік  беретін 16 жолдан тұрады,  Байтты беру кезінде үлкен 8 , сонымен қатар  төмен жүйе бойынша беруге болады. Негіздер шинасы екі бағытты байтты және сөздерді беру микропроцессор ретінде  жүргізіледі. Басқару шинасы сигналдармен қалыптасады, біріншіден микропроцессордан  тікелей түскен , екіншіден жүйелік  бақылаумен құрылған, үшіншіден- микропроцессорға басқа микросхемалардан және периферилік  адаптерлерден  келетін сигналдардан тұарды. Микропроцессор шина бойынша  қосылу тәртібін анықтайтын басқару  сигналдарын қалыптастыру үшін жүйелік  бақылауды қолданады. Ол шинан циклының типін, (тоқтатуды бекіту, енгізу/қортынды портын оқу, енгізу/қортынды портына  жазу, зердені оқу, зердеге жазу) SO,S1,М/IO үш сигналды ұсынады. Осы сигналдардың мағынас негізінде жүйе бақылаушысы  басқарушы сигналдарды, шина циклының типтерінің процесстерінің жалғасын  қалыптастырады,

Шиналар жұмысының динамикасын  түсіну үшін процессор оперативті зердеден сөзді оқуды  қалай   жүзеге асыратынын анықтайық. Бұл үш такта  ішінде немесе процессордың ішкі жағдайы  ішінде орындалады. (нақты айтқанда процессордың әр жағдайы синхросигналдың 2 тактасын созылады.)

РС/АТ компьютеріндегі L ,S, X  және M шина жүйелерін ұйымдастыру

Жоғарыда айтылған жүйе үш секцияға бөлінген,  шиналар  бұрынғы  ЭВМ ІВМ РС ХТ кластарында ғана қолданылған. «Жалпы шина» деп аталатын ол әр уақытта процессор басқа  құралдар зердесімен  немесе  преиферилік  құралдардың бақылаушыларымен қосуға мүмкіндік алып компьютерді толық  қамтыған. Атап айтқанда біздің компьютерде  бір емес, бірнеше шиналар бар. (2.2 суретте қарау). 

Негізгі шиналар төртеу және олар L – шина, S-шина,  M-шина,  X-шина болып айтылады. Біз жаңа ғана бізбен тікелей микропроцессормен байланысты адрес  және негіздер жүйесі    L – шина (немесе локальды шина) қарастырылды. Соншалықты шина көп буфер бөлсе, соған байланысты процессордан көп  бөлінеді. Сонда L – шина процессорға жақын болып саналады.

 

2.2. Сурет  ІВМ РС  АТ шиналық ұйым 

Негізгі шина  компьютермен барлығын байланыстыратын   S-шинасы немесе  жүйелік шина болып табылады. Яғни ол 8 арнайы қосқыш слоттарға шығарылған.

L – шинасының S-шинасына  ауысуы процессор сигналы аранайы трансформацияны ұстау қажет. Микропроцессор жүйесінің ең жоғарғы жүктемелі мүмкіндігі бір ТТ L шинасымен  S  көтерілмейді, яғни осы жүйелердің шығатын тогы 1 ма көтерілмеуі тиіс. Сондықтан  L шинасымен  S шинасы   жүйелері  арасында  кем дегенде жүз рет енгізудің күштілігін арттыратын буферлі элементтер орналасуы қажет. Одан басқа микропроцессорлардың шиналары біз алдағы уақытта көретіндей ЭВМ басқа да бөліктерімен әрқашан байланыста болмауы керек. Процессордан тыс деп аталатын алмасуды орындау кезінде микропроцессор компьютердің басқа схемаларынан өшірілуі қажет.

Басу (бұл инженерлер-электронщиктер арасында таратылған термин  регистрде  ақпартты сақтауды білдіреді) төмендегі  себептер бойынша қажет адрестердің  коды. Шиналарда негіздерінде  микропроцессор дан немесе одан алмасуға жататын  ақпараттар  пайда болғанда бұл  ақпараттың  көзден қосылушыға берілуге дайындығы болуы қажет. Белгілі  болғандай микросхема қортындыларын  жоғарғы импедандық жағдайдан  жұмыс  жағдайына қайта қосу, сонымен  қатар ақпараттардың берілу бағыттарын  қайта қосу арнайы уақытты талап  етеді. Сонымен қатар уақыт осы  алмасуға қатысатын элементтерді дешифирациялауға жұмсалады. Адрестік ақпарат қарастырылатын алмасудың циклінде, машиналық циклдің  соңында шинаға шығарылуы тиіс және регистрде сақталуы қажет. . Сонымен қатар Жылдамдықты арттыру мүмкіндігін күшейту үшін адрестік ақпартты периферийлік микросхеманы дешифрациялауға қажет, жалпы айтқанда ортадан бастап алмасуға қатысады және бекітеді. Адрестің жүйелерде пайда болатын LA (17) - LA (23) және басқа циклдің алмасу адресіне сәйкес   бұл варианты адрестің басқа жүйелерінде жүйе шинасында әлі ақпарат болғанда ғана өзгереді.

Шина архитектурасының эволюциясы

Қарастырылған шина архитектурасымен микропроцессор  орындаған кезде  мысалы, зердеден оқу командасы, локальды L шинасымен  жүйелік S шинасына, ал содан  кейін M шина зердесіне түседі. Осыдан кейін зердеден оқылған негіздер сол секілді жүйелік шинаға одан локальды шинаға түседі. Белгілі болғандай  әр ақпаратты сол немесе басқа  буферлік элемент арқылы беру  анықталған кешіріктірулер жөнелтіледі. Бір кешіктіру  көп болмағанымен олардың жинақталуы өте көп, сонымен қатар ол ең төменгі  такталық бөлікті анықтайды.

 

2.3.Сурет  ІВМ  РС АТ286 Классикалық архитектура 

 

ІВМ РС АТ286 соңғы модельдерде  жоғалтуларды жою үшін негізгі оперативті зерде негізгі жүйеге ерекшеленеді және оған қол жеткізу жүйелік  шина арқылы емес, паралелльді жүйелік  шинаға қол жеткізу арқылы жүзеге асырылады. Ережеге сәйкес бұл негіздер шинасының интегрирлі бақылаушылардың  қолда барына сәйкес. Негіздердің  берілуі мұндай жағдайда 20нс, ал такаталық  жиілігі 25 Мгц дейін көтеріледі.

                    2.4. Сурет ІВМ РС АТ286 кеш модельдерінің архитектурасы

Бұл бағытта жүйелерді  алдағы уақытта жетідіру  негіздер шинасынан LD локальды шинадан MD шинасының  зердесіне  көшу шектеуге дейін жетеді. Бұл жағдайда негіздер шинасының  бақылаушысының функцияларын жай шина қалыптастырушысы орындайды. Былай  қарағанда онда қажеттілік жоқ және тек LD  және MD  шиналарын біріктіреді.

Процессордың өндірістілігін арттыру мүмкіндігі РС АТ архитектура  аясында шешім іздеулерімен байланысты. Кэш-зердені жүргізу негізгі оперативті зердеге қол жеткізу уақыты бойынша  талаптарды әлсіреуге жол берді.

Қалған архитектуралық өзгертулер 32 разрядты негіз шиналары бар  процессорлардан 64 разрядты шиналары бар процессорларға нақты айтқанда Pentium, Pentium Pro, Pentium II процессорларға ауысуымен байланысты.

 

 

 

 

 

Жад жүйесін ұйымдастыру

Тізбектілік алмасуды ұйымдастыру  кезінде екі мәселе саналады:

1. берушінің және қабылдаушының биттерін синхронизациялау
2. беру сеансының басын фиксациялау

МПС ақпартты берудің үш тәсілі бар:

• асинхронды
• синхронды
• аралас

        Асинхронды тәсіл сигналдар беталды аралық уақытымен берілетінімен сипатталады.

        Синхронды тәсіл сигналдар қатаң кезеңді берілетімен сипатталады.

        Аралас тәсіл байттар асинхронды , ал биттер байт ішінде синхронды берілетімен сипатталды.

Асинхронды тәсіл 

Асинхронды тәсіл ақпаратты  жеке жүйе бойынша берілуді қамтамсыз  етеді. Асинхронды режимде алмасуды синхронизациялау  үшін

1. беруші және қабылдаушы жұмысқа бір жиелікпен беруді дайындайды
2. сілтеменің басын және соңын ерекшелейтін беруші старттық және стоптық байтты қалыптастырады.
3. берілу қысқа сілтемелермен, ал берілу  жиелігі салыстырғанда төмен жүргізіледі.

Синхронды тәсіл 

Синхронды тәсілде ақпаратты  беру изохронды тәсілді ерекшелейді.

-ішкі

-сыртқы

Ішкі синхронизациялау

Тиімділігі :

-жеткілікті екі жүйе: сигнал және жер 

-жоғарғы жиілік

-байланыстың жоғарғы  сенімділігі 

Пакеттің ұзындығы берушімен және қабылдаушының қарым-қатынасты синхронизациясынан анықталады.

Ішкі синхронизациялауды ұйымдастыру кезінде сигнал алғашында BD беру берушімен генерацияланады және қабылдаушыға арнайы жүйе бойынша беріледі.  Ішкі синхронизация жүйелерінде BD жүйесі болмайды, ал негіздер жүйесіне 1-2 байт ұзындығымен «синхронизация символы» арнайы коды генераланады. Әр қабылдаушыға шамамен арнайы синхросимволдар анықталады, осыған байланысты бір жүйеде жұмыс жасайтын бірнеше нақты абоненттердің адресациясын жүзеге асыруға болады. Әр қабылдаушы әрқашан R хD битін қабылдайды, символдарды қалыптастырады және жеке синхросимволдармен салыстырады. Синхросимволдар сәйкес келген жағдайда келесі биттер негіздер қабылдау  каналына түседі.

Асинхронды-синхронды тәсіл

Біз әр байтты бірлік және нөл ағымына , яғни байланыс ортасы арқылы беріле алатын  биттерді өзгерте аламыз дейік. (мысалы телефон жүйесін) . Шындығында біз төменде көретіндей әмбебап асихронды қабылдаушы осындай нақты функцияны орындайды.   Жүйе күту режимінде болған кезде жүйеде бари жақсы деп демонстрациялау үшін  олар арқылы единица беріліп жүйе бос екенін білдіреді. Бір жағынан жүйе логикалық нөл болған жағдайда ол интервалдардың ұстау режимінде тұруын айтады. Осыған байланысты логикалық единица жәнее нөл MARK және SPACE сәйкес қарастырылады.

Асинхронды байланыста   MARK және SPACE жүйелерінің жағдайының өзгеруі символдың басталуын  сипаттайды. (3.1. сурет) . Бұл старттық бит деп аталады. Старттық биттерден  символ, содан кейін бақылау биті ұсынылатын биттің комбинациялануы  болады. Ақырында жүйе MARKкүту жағдайына  ауысады, және ағымды симводың соңын  көрсетеді. Символды ұсыну үшін қолданылатын биттер саны жетіге және сегізге тең  болады. Бақылау биті қателерді тексеруді  орындау үшін қолданылады.

Сурет Ақпаратты берудің асинхронды-синхронды тәсілі

 

 Әр биттің ұзақтығы қабылдау және беруші такталық импульс генераторларымен анықталады. Атап кететін жайт қабылдаушыда және берушіде генераторлар бір жиелікте болуы қажет., бірақ олар синхронды болуы талап етілмейді. Генраторлар жиелігін таңдау әр секундта жүйе жағдайының өзгеруіннің санын сипаттайтын бодта беру жылдамдылығына тәуелді. такталық жиелік «бодта 16   беру жылдамдығы» старттық бит үшін тану үшін жүйе тексеріледі.

Қарастырылған асинхрондық  принциптерге байланысты ақпаратты  беру үшін таратылған, олардың ішінде RS -232 ең танымал болып табылады.

Бұл тізбектілік  байланыс принциптері БИС  түрінде таратылған, олардың ішінде ең танымал : 6850, Intel 18251 ( КР 580ВВ51А) Z80- S ІО , 8250, 16450, 16550, 16550А.

Енгізу/қорытынды жүйелерін ұйымдастыру және олардың классификациясы 

Енгізу/қортынды жүйе МП ішкі құралдарымен байланысты қамтамасыз етеді, оларға мыналар жатады:

-енгізу/қорытынды (УВВ) : клавиатура, дисплей, принтер, датчик және орындаушы механизмдер, АЦП, ЦАП, таймерлер .

-ішкі сақтаушы құралдар, магниттік дискілердегі жинақтаушылар,  «электрондық дискілер» және  тағы басқалары.

ПВВ қарастыру аясында  «УВВ» , «ВУ» терминін синонимдермен  қараймыз және олармен процессор  жағынан қарым-қатынас бір заңмен жүзеге асырылады.

ПВВ жалпы алғанда төмендегі  функциялардың орындалуын қамтамасыз етуі қажет:

1. негіздер форматын келісу процессор әрқашан параллельді формада негіздерді береді/қабылдайды , ал кейбір ВУ (мысалы НМД) тізбектілік. Бұдан параллельді және тізбектілік алмасу құралдарын анықтайды. Параллельді алмасу аясында сөздер берілетін форматтарды қайта өзгерту жүргізілмейді, ол кезде тізбекті алмасу кезінде параллельді кодтың өзгеруі жүзеге асырылады. Барлық варианттар сөздің ұзындығы ВУ (1 биттен көп) болғанда МП сөздің ұзындығына сәйкес келмейді.
2. алмасу режимін ұйымдастыру басқарушы сигналдарды , әртәүрлі шиналарға қолда бар ақпараттарды , олардың типтерін, алмасудың уақытша папрметрлерін реттеуші ВУ жағдайын (дайын, бос емес, авария) қалыптастыру және қабылдау. Процессордың және ВУ (активті және пассивті) байланыстардың тәсілері бойынша синхронды және асинхронды алмасуды айырады. Синхронды алмасу кезінде уақытша сипаттар толықтай МП анықтайды, Синхронды алмасудың әрқашан оларға дайын құралдармен мүмкін дігі бар. (мысалы екілік индикация). Асинхрондық алмасу кезінде МП ВУ немесе алмасудың аяқталу сәтінің жағдайын талдайды. Алмасудың уақытша сипаттамалары бұл жағдайда ВУ анықталуы мүмкін:
3. ішкі құралдың адрестік селекциясы  

Енгізу/қортынды әдістердің классификациясы 

І. ЦП басқарумен

-сұрақтар бойынша 

-тоқтату бойынша 

ІІ. Ішкі құралдарды басқаруымен (жадқа тікелей қол жеткізу)

Кемшілігі :

-тез әрекет етуі өте төмен

-процессор әрдайым сұрақтармен  жұмыс істейді

Артықшылығы :

-қосымша аппаратты қажет  етпейді

-бірнеше көздерді қолдануға  болады.

МПС тоқтатудың қосалқы  жүйесі

Тоқтатудың қосалқы  жүйесі -  жағдайға бағдарламаның әсерін қамтамасыз ететін, бағдарламадан тыс жүргізілетін аппараттық және бағдарламалық құралдар жиынтығы. Бұл жағдайлар бағдарламаға қарым-қатынас бойынша асинхронды және кездейсоқ пайда болады және ағымды бағдарламаның орындалуын және болған жағжайға сәйкес басқа бағдарламаның орындалуына көшуге орындалуын тоқтатуды талап етеді.

Ішкі және сыртқы тоқтату 

Ішкі және сыртқы жағдайларды (процессорға қатысты) талап етуші  тоқтату жүйесінің реакциялары  анықтайды. Ішкі жағдайларға арифметикалық  операцияларды орындау кезінде  разрядттық сеткалардың толуы, команданың әрекет етпеуші кодының пайда  болуы, бағдарламаның зерде аясына қатынасы жатады, Ішкі тоқтату процессордың жүйелі аппараттық бақылауының дамуымен қамтамасыз етілуі қажет, сондықтан  олар жай 8 және 16 разрядтық МП  кең  дамуды ала алмады.

Ішкі тоқтату процессорға  қатысты ішінде пайда болуы мүмкін және авариялық жағдай , уақыттың кездейсоқ  кездерінде болатын жай  жағдай, ретінде ерекшеленуі мүмкін. (клавиатурада клавишаны басу, ВЗУ немесе принтердің буфері түгесілген) Осы жағдайлардың барлығында ағымды бағдарламаның орындалуын тоқтатуды және басқа бағдарламаның  орындалуын көшуді талап етіледі.

Тоқтатудың қосалқы  жүйесінің функциялары және оны  тарату

Тоқтатудың қосалқы жүйесі төмендегі функциялардың орындалуын қамтамасыз етуі қажет:

1. ішкі орта жағдайының өзгеруін анықтау
2. тоқтату көзін иденфикациялау
3. бірнеше сұрақтардың бір мезетте тууына байланысты  жанжалдық  жағдайларды шешу
4. ағымды бағдарламаны тоқтату мүмкіндігін анықтау (бағдарлама басымдылығы)
5. тоқтатылатын бағдарламаныың жағдайын тіркеу
6. қызметкөрсетуші тоқтатуға сәйкес бағдарламаға көшу
7. тоқтату бағдарламасы аяқталғаннан кейін тоқтатылған бағдарламаға оралу

Жеке адрестік кеңістікті бөлу мысалы

Жад диспетчері

Адрестік кеңістік шегінде  жад көлемін арттыру қажеттілігі кезінде  «жад диспетчерін» қолдануға болады. Жай жағдайларда ол енгізу/қортынды кеңістігінде орналасатын бағдарламалық-қол жеткізушілік регистрді ұсынады. Одан осы кездегі банк жады шығады , сонымен қатар банк көлемі адрестік кеңістік көлеміне тең болуы мүмкін.

Сақтау құрылғылары

Жад ішкі және сыртқы болуы мүмкін. Ішкі жад магниттегі , оптикалық дискіде, лентадағы жадты айтады. Ішкі жад көбінесе микросхемада орындалады. Ішкі немесе негізгі жад екі типті болуы мүмкін: оперативті сақтаушы құрал (ОЗУ) немесе  ЗУ және беталды таңдаумен (ЗУПВ) және әрдайым ЗУ (ПЗУ). сонымен қатар –( RAM Random Access Memory) ал ПЗУ – ( ROM Read Onli Memory) . Сонымен қатар ОЗУ және ПЗУ және батарейкалы энерготәуелді жады бар Флеш ( Flash )  тарату алды. ОЗУ кодтар шешілетін тапсырмаларға сәйкес үнемі өзгереді және қоректі сөндіру кезінде толықтай жоғалады. ПЗУда ЭВМ басқарушылық жұмыстары компьютерді сөндірген кезде сақталатын  стандарттық бағдарламалар, константтар, символдар таблицалары және басқа ақпараттар сақталады. ОЗУ статикалық жадқа (SRAM) динамикалық (DRAM), регистрлік ( RG)болып бөлінеді. ПЗУ завод дайындаушыларында масалық бағдарламаланған ( ROM ), ППЗУ қолданушылармен біртекті бағдарламаланған (PROM немесе ОТР)  , РПЗУ қолданушылармен көп рет бағдарламаланған  электрлік сүрткішпен (EEPROM )немесе  ультрофиолетті сүрткішпен . Бір кристалда логикалық құралдарды және элементтерді таңдаумен бағдарламаланған логикалық матрицаларды және құралдарды тапты. (EPROM  PLM PML PLA PAL PLD FPGA).

ЗУ типіне тәуелді (ЭП) жад элементіне болуы мүмкін: триггер, миниатюрлы конденстор, транзистор. Ұядағы жад элементтерінің саны 2 n(1,4,8,16,32,64) .

 

 

 

 

 

Микропроцессорлар және микробақылаушылар 

Процессор  программистпен ойластырылған және бағдарламалық  кодтың модулі ретінде ресімделген  бағдарламаны орындайтын құрал болып  табылады. Процессор не істейтінін түсіну үшін ІВМ РС-біріккен компьютер  жүйелік компоненттер аясын қарастырамыз. Бұл компьютерлік архитектурамен процессорларды қолдану аясы шектеледі. ІВМ РС-біріккен компьютер фон-нейман архитектурасы  деп аталатынды таратуды ұсынады. Машина басқару блогынан, арифметикалық-логикалық  құралдан, (АЛУ), зердеден және енгізу/қортынды құралдан тұрады. Орындалатын әрекеттер  орталық процессордың негізі болып  табылатын басқару блогымен және АЛУ анықталады. Орталық процессор  зердеден командаларды орындайды және басқару блогында «адрес счетчигімен» кезекті командалар беріледі. Бұл  принцип басқарудың берілуі деп  аталады. Бағдарлама жұмыс істейтін негіздер алдағы уақытта қолдану  мақсатында   мағыналар  сақталатын өзгертілген/аталған зерде аясында  енгізе алады. Фон-нейманды архитектура  –құрудың ерекше варианты, сонымен  қатар көрсетілген принциптерге сәйкес келмейтін басқалары да бар. Қазіргі заманғы компьютерлер осы  принциптерге негізделген. Архитектуралық процессор мағынасында оның бағдарламалық  моделі, яғни бағдарламалық-көрінгіш құралдары  түсіндіріледі. Микроархитектура мағынасында  осы бағдарламалық модельдің  ішкі таратылуы түсіндіріледі. Қазір  процессорлардың екі әмбебап  категорияға бөлінетін  RISC CISC RISC Reduced Instruction Set әмбебап Computer  көптеген архитектуралары әрекет етеді. Бұл  процессорлар әмбебап тағайындау регистрлерінің жинақтауы болады және олардың сандары  үлкен болуы мүмкін. Команда жүйелері жайлылығымен  ерекшеленеді , инструкция кодының нақты құрылымы бар,. Нәтижесінде  аппараттық тарату мұндай архитектурамен шығындармен осы инструкцияларды  орындауға жол береді. Анықталған артық жерін береді және  регистрлерді сәйкестендіреді. CICS-Complete Instruction Set Computer инструкцияға толық  х86 отбасына жататын  процессорлар. Инструкцияларды орындау  үшін қажет такталардың саны өсіп келеді. х86 процессорлары дүниежүзінде ең күрделі команда жүйесіне ие. Регистрлердің құрамы және тағайындаулары біртекті емес, команданы кең көлемде  жинау инструкцияларды кодтандыруды күрделендіреді. Инструкцияларды орындау  үшін қажет такталар саны көбейеді. х86 процессорларының  дүниежүзіндегі ең қиын команда жүйесі бар . х86 отбасы процессорларында 486 бастап CICS процессор RISC ядро бар құрама архитектура қолданылады.

Есептеуіш процессін ұйымдастыруда  төмендегі тәсілдер ерекшеленеді:

• команданың бір ағымы-негіздердің бір ағымы (Simple Instruction – Simple Data SISD) фон-неймандық архитектура дәстүрі үшін сипаттамалы (кей кезде Simple орнына Single деп жазады)
• команданың бір ағымы-негіздердің көптеген ағымы (Simple Instruction-Multiple Data SIMD)  MMX  технологиясы
• команданың көптеген ағымы-негіздердің бір ағымы  (Multiple Instruction - Simple Data МISD)
• команданың көптеген ағымы-негіздердің көптеген ағымы (Multiple Instruction Multiple Data MIMD)

Бір кристалды МК51 типті  микро-эвм 

80С51В ядромен МК51 сериясы.  СНГ елдерінде МК51 базада МОП  технологиясы (1816) және КМОП технологиясы  (1803) шығарылады.

МК51 құрылым 

 

6.1. Сурет МК 51 құрылымы 

МК 51  төмендегі сигналдар  қолданылады:

ALE – адрес стобы 

PSEN- бағдарламаның ішкі  жадын оқу стробы

RD/WR- негіздер жадының ішкі жазуы және оқу стробы

EA-бағдарламаның ішкі  жадына қатынасқа рұқсат

TOT1- ішкі жағдайларға счетчиктердің  енуі

INTO INT1-ішкі радиальды тоқтатулардың  сұраныстары 

RxD-ақырғы каналдың негіздерге  енуі

TxD- ақырғы каналдың негіздерге  енуі

МК51 архитектуралық ерекшеліктері 

МК51 жадының бес адрестік  кеңістігін  басқаруға мүмкіндік береді, оның төртеуі негіздер облысы болып табылды.

RSEG-регистрлер кеңістігі

DSEG-негіздердің ішкі жад кеңістігі

BSEG-негіздердің биттік  кеңістігі

XSEG-негіздердің ішкі жадының кеңістігі

CSEG-бағдарламалық кодтың  кеңістігі 

RSEG және BSEG кеңістігі бөлек-бөлек  тиеді, DSEG физикалық бірігеді және  негіздерді сақтау үшін жеке  ішкі ортаны қалыптастырады. Бұл   әртүрлі позицияда сол негіздерді  қарастыруға мүмкіндік береді (жад ұясы, регистр, битті алаң, енгізу/қортынды порты) .

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Микропроцессорлық жүйелердің өндірістілігін арттыру  әдісі 

Үш шиналы Гарвардтық архитектура 

Оның ерекшелігі адрес  шинасынан және негіздер шинасынан  айырмашылығы DSP кем дегенде 6-7   әртүрлі шинасы және 2-3 жад банкасы  бар. Бұл ерекшелік нәтижелерді  сақтау операцияларын  жылдамдатуға әсер етеді және сигналдарды дайындау кезінде қолданбалы болып табылады. DSP архитектурасы бір машиналық циклда жүргізуге мүмкіндік береді: