Микропроцессоры. 3


Изм.

Лист

№ докум.

Подпись

Дата

Лист

 

 

ИИФиРЭ КП-210400.62-050901054


ВВЕДЕНИЕ

На сегодняшний  день наиболее популярной моделью микропроцессоров является серия  микросхем фирмы Intel. Эта серия микросхем, завоевавшая рынок, является ярким представителем однокристальных микропроцессоров. Возможности однокристальных микропроцессоров зависят от уровня микроэлектронной технологии и ограничены аппаратурными ресурсами кристалла и корпуса. В связи с этим на определённом этапе достаточно активно развивались секционированные многокристальные микропроцессоры, позволяющие увеличивать разрядность обрабатываемых слов за счёт наращивания количества секций. Таким образом, по числу БИС в микропроцессорном комплекте различают микропроцессоры однокристальные и многокристальные секционированные (микропрограммируемые). Однокристальные получаются при реализации всех аппаратных средств в виде одной большой интегральной схемы (БИС), они имеют фиксированную систему команд. Секционированные микропроцессоры получаются в том случае, когда в виде БИС реализуются части (секции) структуры процессора при функциональном разбиении её вертикальными плоскостями. Для построения многоразрядных микропроцессоров при параллельном включении секций МП в них добавляются средства «стыковки», чем достигается возможность работы с требуемой разрядностью слов.

По назначению различают универсальные и специализированные микропроцессоры.

Универсальные микропроцессоры, к коим относятся  микропроцессоры х86, предназначаются  для решения широкого круга задач  и применения в различных вычислительных системах

Специализированные процессоры включают в себя цифровые сигнальные процессоры и микроконтроллеры. Процессор цифровой обработки сигналов – это устройство, которое воспринимает информацию о сигналах, представленную в цифровой форме, выполняет над ней определённые математические операции и выдаёт результат этой обработки в систему или в устройство вывода. Цифровые сигнальные процессоры рассчитаны на обработку в реальном времени цифровых потоков, образованных путем оцифровывания аналоговых сигналов. Это обусловливает их сравнительно малую разрядность и преимущественно целочисленную обработку. Однако современные сигнальные процессоры способны проводить вычисления с плавающей точкой над 32 – 40-разрядными операндами. Кроме того, появился класс медийных процессоров, представляющих собой законченные системы для обработки аудио- и видеоинформации.

Микроконтроллеры обладают наибольшей специализацией и разнообразием функций и используются во встроенных системах управления, в том числе в бытовых приборах. Однокристальные микроконтроллеры представляют собой приборы, конструктивно выполненные в виде одной БИС и включающие в себя все составные части микро-ЭВМ: микропроцессор, память программ и память данных, а также программируемые интерфейсные схемы для связи с внешней средой. Использование микроконтроллеров в системах управления обеспечивает достижение исключительно высоких показателей эффективности при столь низкой стоимости, что микроконтроллерам, видимо, нет разумной альтернативной элементной базы для построения управляющих и регулирующих систем.

 

 

 

 

 

 

 

 

 

Главная особенность микропроцессора —  возможность программирования логики работы. Поэтому МПС часто используются для управления процессом измерения (реализацией алгоритма измерения), обработки опытных данных, хранения и вывода результатов измерения и т.д. При этом основными преимуществами МПС в данном случае являются:

- многофункциональность;

- повышение точности измерения (исключение систематических погрешностей);

- уменьшение влияния случайных погрешностей;

- компенсация внутренних шумов и повышение чувствительности средства измерения;

- расширение измерительных возможностей путем широкого использования косвенных и совокупных измерений, воспринимаемых оператором в этом случае как прямые (поскольку результат обработки появляется на индикаторе сразу после проведения измерения);

- упрощение и облегчение управления прибором.

 

 

 

 

 

 

 

  1. Анализ технического задания

В данном курсовом проекте будет разрабатываться  микропроцессорная система, на основе МП Intel 8086, работающая в минимальной конфигурации. Микропроцессорная система представляет собой функционально законченное изделие, состоящее из одного или нескольких устройств, главным образом микропроцессорных: микропроцессора и/или микроконтроллера. Генератор тактовых импульсов задаёт временной интервал, который является единицей измерения (квантом) продолжительности выполнения команды. Чем выше частота, тем при прочих равных условиях более быстродействующей является МПС. МП, ОЗУ и ПЗУ — это неотъемлемые части системы. Интерфейсы ввода и вывода — устройства сопряжения МПС с блоками ввода и вывода информации. Для измерительных приборов характерны устройства ввода в виде кнопочного пульта и измерительных преобразователей (АЦП, датчиков, блоки ввода цифровой информации). Устройства вывода обычно представляют цифровые табло, графический экран (дисплей), внешние устройства сопряжения с измерительной системой. Все блоки МПС связаны между собой шинами передачи цифровой информации. В МПС используют магистральный принцип связи, при котором блоки обмениваются информацией по единой шине данных. Количество линий в шине данных обычно соответствует разрядности МПС (количеству бит в слове данных). Шина адреса применяется для указания направления передачи данных — по ней передаётся адрес ячейки памяти или блока ввода-вывода, которые получают или передают информацию в данный момент. Шина управления служит для передачи сигналов, синхронизирующих всю работу МПС.

Для выполнения курсового проекта, в соответствии с требованиями пунктов технического задания, необходимо:

- разработать структурную схему микропроцессорной системы, снабдив её необходимыми пояснениями;

- разработать функциональную схему микропроцессорной системы, снабдив её необходимыми пояснениями;

- разработать принципиальную схему микропроцессорной системы, снабдив её необходимыми пояснениями;

- произвести  расчет адресного пространства;

- разработать  функциональную схему модуля  памяти, снабдив её необходимыми пояснениями;

- разработать  функциональную схему модуля  ввода/вывода, снабдив её необходимыми пояснениями;

- написать  специальные команды, с помощью  которых будет производится обращение к портам ввода/вывода.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

  1. Разработка структурной схемы микропроцессорной системы

Структурная схема микропроцессорной системы системы на базе микропроцессора Intel 8086, представленная  в приложении А, включает в себя следующие цифровые устройства:

- тактовый генератор G;

- микропроцессор CPU;

- буферный регистр RG;

- шинный формирователь;

- контроллер прерываний IC;

- модуль памяти;

- модуль ввода/вывода;

- шина адреса ША;

- шина данных ШД;

- шина управления ШУ.

Назначение ЦУ МПС и их основные характеристики представлены в таблице 1.

 

 

 

 

 

 

 

 

 

Таблица 1 – Назначение и основные характеристики ЦУ МПС

1

2

3

4

№ п/п

ЦУ МПС

Назначение

Основные характеристики

1

Тактовый генератор

Служит для генерации тактирующего сигнала обеспечивающего синхронизацию работы микропроцессора и микропроцессорной системы в целом. Так же формирует сигнала “ready” служащий для индикации момента когда установились частота генерируемого сигнала, и сигнала “reset” служащего для сброса микропроцессора и других элементов системы

Тактовая частота

2

Микропроцессор

Обеспечивает выполнение программы хранящейся в модуле памяти, формирует адреса и сигналы управления для обращения к определенным ячейкам памяти модуля памяти, и отдельным элементам системы, таким как порты ввода/вывода, контроллер прерываний

Частота

3

Буферный регистр 

Служит для удержания адреса на шине адреса (буферизация), в течение некоторого времени определяемого сигналом STB, так же служит для усиления сигналов A/D (15-0)

Разрядность

4

Шинный формирователь

Служит для коммутации микропроцессора с шиной данных, выбора направления передачи данных, усиления сигнала выдаваемого микропроцессором на шину

Разрядность


 

Продолжение таблицы 1 – Назначение и основные характеристики ЦУ МПС

1

2

3

4

№ п/п

ЦУ МПС

Назначение

Основные характеристики

5

Контроллер прерываний

Обеспечивает согласование сигналов запроса прерывания, поступающих от модуля ввода/вывода с процессором

  

6

Модуль памяти

Обеспечивает запись, чтение, хранение данных, хранит программу необходимую для работы процессора

Емкость ОЗУ – 256 кбит

Емкость ПЗУ – 64 кбит

7

Модуль ввода/вывода

Обеспечивает обмен данными между микропроцессорной системой и подключаемыми к ней внешними устройствами

  

8

Шина адреса

Шестнадцатиразрядная шина, служащая для передачи адреса ячейки памяти при обращении к модулю памяти, адреса порта при обращении к портам ввода/вывода, или адреса контроллера прерываний при обмене данными между контроллером прерываний и процессором

Разрядность 16 бит

9

Шина данных

Восьмиразрядная шина, необходимая для обмена данными между процессором и контроллером прерываний, процессором и модулем памяти, процессором и модулем ввода/вывода

Разрядность 8 бит


 

Продолжение таблицы 1 – Назначение и основные характеристики ЦУ МПС

1

2

3

4

№ п/п

ЦУ МПС

Назначение

Основные характеристики

10

Шина управления

Служит для передачи управляющих сигналов, таких как чтение данных, запись данных, выбор порт/память при адресации, и др., от процессора к другим модулям системы, а так же для передачи сигналов запроса прерывания от модуля ввода/вывода к процессору

Разрядность


 

Таблица 2 – Список сигналов микропроцессора

1

2

3

№ п/п

Сигнал МП

Назначение

1

A/D (15-0)

Адрес ячейки памяти, порта ввода/вывода, или контроллера прерываний

2

STB

Выход строба адреса. Служит сигналом разрешения передачи адреса для буферного регистра

3

OP/IP

сигнал для шинного формирователя, служащий для указания направления  передачи данных (в CPU/ от CPU)

4

DE

сигнал активизации шины данных (Низкий уровень подключает микропроцессор к шине данных, высокий уровень переводит выходы шинного формирователя в высокоимпедансное состояние).


 

Продолжение таблицы 2 – Список сигналов микропроцессора

1

2

3

№ п/п

Сигнал МП

Назначение

5

INTA

Выход сигнала подтверждения прерывания (низкий уровень стробирует ввод в микропроцессор информации из источника, вызвавшего прерывание)

6

M/IO

Сигнал, служащий для различения обращения к модулю памяти или модулю ввода/вывода

7

R

Сигнал, стробирующий чтение данных из модуля памяти или модуля ввода/вывода

8

W

Сигнал, стробирующий запись данных в модуль памяти или модуль ввода/вывода

9

INT

Сигнал запроса прерывания, передающийся от контроллера прерываний в микропроцессор при необходимости прервать выполнение текущей задачи и перейти к обработке прерывания


 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

3 Разработка функциональной схемы  микропроцессорного модуля

 

Микропроцессорный модуль является основным узлом микропроцессорной системы. В его состав входит сам микропроцессор, тактовый генератор, буферные регистры, шинный формирователь, дешифратор адреса контроллера прерываний и контроллер прерываний.

Функциональная схема микропроцессорного модуля представлена в приложении Б.

Генератор тактовых импульсов выполнен на микросхеме 8284. Генератор имеет в своем составе кварцевый резонатор для обеспечения повышенной стабильности частоты генерируемого сигнала, кнопку сброса, обеспечивающую выдачу генератором на вход процессора сигнала reset,

RC цепь исключающую эффект “дребезга”  контактов при нажатии кнопки  сброса. Генератор имеет пять  входов и три выхода. К входам X1 и X2 подключается кварцевый резонатор, вход F/C служит для выбора внутреннего или внешнего задающего генератора, при подаче на него логического “0” генерация тактовых импульсов производится внутренним генератором, при подаче “1” – внешним задающим генератором, вход CSN позволяет обеспечить синхронизацию тактовых сигналов путем сброса делителей частоты при работе от внешнего задающего генератора. Входы F/C и CSN в данной схеме заземлены. К входу RES подключается кнопка сброса. На выходе CLK подключенному к входу CLK процессора, формируется тактовый сигнал создаваемый генератором. Выход RES служит для выдачи сигнала сброса, и подключен к входу CLR процессора. Выход RDY генератора подключен к входу RDY процессора, и выдает сигнал готовности генератора.

В качестве центрального процессора используется микросхема микропроцессора I8086. Эта микросхема имеет шестнадцать входов/выходов AD0-AD15, обеспечивающих выдачу адреса на шину адреса, и выдачу (прием) данных на (с) шину данных. Эти выходы подключены к двум микросхемам 8282 и к одной микросхеме 8286 таким образом, что младшие восемь разрядов подключены к одной микросхеме 8282 и одной 8286, старшие к оставшейся микросхеме 8282. Сигнал STB формируемый микропроцессором является стробирующим сигналом для буферных регистров RG. Выход OP/IP формирует сигнал направления передачи данных для шинного формирователя выполненного на микросхеме 8286. Сигнал DE определяет тип информации передаваемой в текущий момент на шину AD0-AD15 (адрес/данные), и является сигналом выбора микросхемы для шинного формирователя. Сигнал M/IO служит для указания типа устройства (память или устройства В/В) при адресации. Сигналы R и W являются стробирующими сигналами чтения и записи соответственно. На вход INT поступают сигналы запроса прерывания от контроллера прерываний, с выхода INTA обратно в контроллер прерываний поступают сигналы подтверждения прерывания. Вход процессора MN/MX служит для выбора типа конфигурации системы (максимальная/минимальная). Для выбора минимальной конфигурации к этому входу подведена логическая “1”.

Буферные регистры выполнены на восьми разрядных микросхемах 8282. Входы  данных этих микросхем подключены к  выходам AD0-AD15 микропроцессора, выходы подключены к шине адреса. На вход стробирования STB поступает сигнал стробирования адреса STB с процессора, ко входу выбора микросхемы OE подведен логический “0”.

Шинный формирователь выполнен на восьми разрядной микросхеме 8286. Входы данных этой микросхемы подключены к входам/выходам AD0-AD7 микропроцессора, выходы подключены к шине данных. На вход направления передачи данных поступает  сигнал OP/IP с процессора, к входу  выбора микросхемы CS подведен сигнал DE формируемый процессором.

На микросхеме DD6 выполнен дешифратор адреса для контроллера прерываний (8259). К входу дешифратора подключены все разряды шины адреса и сигнал M/IO. На выходе дешифратора формируется логический “0” если все разряды шины адреса находятся в состоянии логического “0” и сигнал M/IO сигнализирует о выборе устройства ввода/вывода. Выход дешифратора подключен к входу CS (выбор микросхемы) контроллера прерываний.

Контроллер прерываний выполнен на микросхеме 8259. Микросхема подключается к шине данных через входы/выходы D0-D7. Вход A0, подключенный к младшему разряду шины адреса используется для выбора регистров контроллера при обмене данными между контроллером и процессором. Выход INT подключенный к одноименному входу процессора используется для формирования запроса прерывания контроллером, в свою очередь вход контроллера INTA обеспечивает получение подтверждения прерывания. Сигналы R и W являются стробирующими сигналами чтения и записи информации соответственно. Вход SP подтянутый к логической “1”, служит для выбора роли микросхемы (ведущий “1”, ведомый “0”) если используется несколько микросхем одновременно. На входы IR0, IR1 поступают запросы прерывания от модуля ввода/вывода.

 

 

 

 

 

 

 

 

 

 

 

 

 

4 Разработка функциональной схемы  модуля памяти

Модуль  памяти включает в себя оперативное  запоминающее устройство, выполненное  на двух микросхемах (DD4, DD5) с организацией 32Кx4, постоянное запоминающее устройство в виде восьми микросхем (DD6÷DD13) с организацией 8Кx1 и дешифратор старших разрядов адреса, выполненный на микросхемах DD1÷DD3, обеспечивающий обращение к ОЗУ в диапазоне адресов 0000h÷7FFFh, и к ПЗУ в диапазоне адресов E000h÷FFFFh. Эти адреса были вычислены из расчета:

- для ОЗУ: начальный адрес + объем памяти (байт) – 1

- для ПЗУ: конечный адрес – объем памяти (байт) + 1

В данном случае начальный адрес ОЗУ равен 0000h, объем памяти 256 Кбит = 32 Кбайт, следовательно:

0000h + 8000h (32 Кбайт) – 1 = 7FFFh                

Конечный  адрес ПЗУ равен FFFFh, объем ПЗУ 64 Кбит = 8 Кбайт, следовательно:

FFFFh – 2000h (8 Кбайт) + 1 = E000h

В приложении В представлена функциональная схема модуля памяти. Таблица распределения адресного пространства представлена ниже.

На микросхемах DD1, DD3 выполнена комбинационная логическая схема (КЛС), выходной сигнал которой является входным сигналом CS (выбор микросхемы) для микросхем памяти ОЗУ DD4, DD5. Ниже представлена таблица истинности для этой КЛС:


 

Рисунок 1 – Таблица распределения адресного пространства

 

Таблица 3 – Таблица истинности КЛС на микросхемах DD1 и DD3

№

А15

        

1

x

0

x

x

1

2

1

x

x

x

1

3

x

x

1

1

1

4

0

1

0

1

0

5

0

1

1

0

0


 

Учитывая, что сигналом выбора микросхем для DD4, DD5 является логический "0", из таблицы видно, что память ОЗУ будет выбрана только тогда, когда:

- старший разряд адреса (А15) равен "0", что обеспечивает доступ к адресам в диапазоне 0000h¸7FFFh;

- сигнал M/ равен "1" (выбор модуля памяти);

- один из сигналов или равен "0" (строб чтения или записи).

Комбинационная  логическая схема, выполненная на микросхеме DD2, выходной сигнал которой является входным сигналом (выбор микросхемы) для микросхем памяти ПЗУ DD6¸DD13, обеспечивает доступ к этим микросхемам только в момент чтения информации из ПЗУ. Ниже представлена таблица истинности для этой КЛС:

Таблица 4 – Таблица истинности КЛС на микросхемах DD2

№

А13

A14

A15

      

1

x

x

x

x

1

1

2

x

x

x

0

x

1

3

0

x

x

x

x

1

4

x

0

x

x

x

1

5

x

x

0

x

x

1

6

1

1

1

1

0

0


 

Учитывая, что сигналом выбора микросхем для DD6¸DD13 является логический "0", из таблицы видно, что память ПЗУ будет выбрана только тогда, когда:

- старшие разряды адреса А13, А14, А15 равны "1", что обеспечивает доступ к адресам в диапазоне E000h¸FFFFh;

- сигнал M/IO равен "1" (выбор модуля памяти);


- сигнал R равен "0" (чтение памяти).


Адресные  входы микросхем памяти ОЗУ DD4 и DD5, подключены к младшим 14-ти разрядам шины адреса, что позволяет адресовать 16384 ячеек памяти. Выходы данных этих микросхем подключены к шине данных таким образом, что выходы микросхемы DD4 подключены к младшим четырем  разрядам шины данных, а выходы микросхемы DD5 к старшим четырем. В итоге, поскольку к шине адреса эти микросхемы подключены одинаково, мы имеем адресацию  к восьмиразрядным ячейкам памяти.

  Адресные  входы микросхем памяти ПЗУ  DD6¸DD13, подключены к младшим 12-ти разрядам шины адреса, что позволяет адресовать 4096 ячеек памяти. Выходы данных этих микросхем подключены к шине данных таким образом, что каждая микросхема подключена к одному из разрядов шины данных. В итоге, поскольку мы имеем восемь микросхем ПЗУ, и к шине адреса эти микросхемы подключены одинаково, мы имеем адресацию к восьмиразрядным ячейкам памяти.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

5 Разработка функциональной схемы  модуля ввода/вывода

 

  Модуль  ввода/вывода содержит в себе  два порта – параллельный порт  ввода, выполненный на микросхеме 8255, и последовательный порт вывода, выполненный на микросхеме 8251. Так  же в состав модуля ввода/вывода  входят комбинационные логические  схемы, выполняющие роль дешифраторов адреса портов, и логическая схема, фиксирующая изменение состояния информационных входов порта ввода, для формирования сигнала запроса прерывания. Функциональная схема модуля ввода/вывода представлена в приложении Г.

  Входы/выходы  данных микросхемы 8255 соединены  с шиной данных, адресные входы  А0 и А1 соединены с соответствующими разрядами адресной шины, причем вход А1 соединен с линией первого разряда шины адреса через инвертор. С шины управления на входы WR и RD микросхемы поступают сигналы чтения и записи данных, на вход CS (выбор микросхемы) поступает сигнал от дешифратора адреса, выполненного на микросхемах DD2, DD3. На микросхемах DD7÷DD15, выполнена схема, обеспечивающая формирования сигнала запроса прерывания IRQ0, при любом изменении информации на входах PA0÷PA7 микросхемы 8255.

Входы/выходы данных микросхемы 8251 соединены с  шиной данных, вход C/D (команды/данные) соединен с младшим разрядом адресной шины, с шины управления на входы  и   микросхемы поступают сигналы чтения и записи данных, на вход (выбор микросхемы) поступает сигнал от дешифратора адреса, выполненного на микросхеме DD4. На вход CLK (синхронизация) и RST (сброс) поступают соответствующие сигналы (формируемые тактовым генератором) с шины управления. Сигнал с выхода TxE сигнализирующий о том, что порт передал данные на периферийное устройство и готов принять очередной байт от процессора для передачи, поступает на шину управления как сигнал запроса прерывания IRQ1. Функциональная схема модуля ввода/вывода приведена в приложении Г.

Дешифратор  адреса порта ввода в виде КЛС  выполненной на микросхемах DD2 и DD3, обеспечивает формирование логического “0”, являющегося сигналом выбора микросхемы порта ввода (DD5). Ниже приведена таблица истинности, для данной КЛС:

Таблица 5 – Таблица истинности КЛС на микросхемах DD2 и DD3

№

А1

А2

А3÷А15

    

1

x

x

x

1

1

2

x

x

1

x

1

3

0

0

x

x

1

4

1

1

x

x

1

5

0

1

0

0

0

6

1

0

0

0

0


 

Таким образом, выбор микросхемы DD5 обеспечивается выполнением следующих условий:

- сигнал равен “0” (выбор устройства ввода/вывода);

- все разряды шины адреса, начиная с А3 и по А15 равны “0”;

- значения разрядов А1 и А2 не равны между собой.

Из этого  следует, что обращение к микросхеме порта ввода возможно в диапазоне  адресов 02h÷05h, что соответствует  условию задания. Необходимость выделения пору ввода не одного, а четырех адресов, обусловлена тем что микросхема 8255 имеет в своем составе три порта ввода/вывода, адресация к которым производится посредством адресных входов А0, А1 микросхемы, еще один адрес отводится под регистр управляющего слова микросхемы. Таким образом, комбинационная логическая схема выполненная на микросхемах DD1, DD2, DD3, обеспечивает как бы “смещение” адреса 00h, являющегося базовым адресом микросхемы 8255, на адрес 02h являющийся базовым адресом порта ввода системы. Таблица преобразования адресов, комбинационной логической  схемой выполненной на микросхемах DD1, DD2, DD3, представлена ниже:

Микропроцессоры. 3 📙 Курсовая → 🆔 130773

Микропроцессоры. 3 📙 Курсовая → 🆔 130773