Восьмиразрядный сдвигающий регистр

 

 

 

 

 

 

 

Содержание:

 

 

 

 

	Задание на курсовое проектирование	2
1.	Проектирование реверсивного синхронного  сдвигающего регистра	3
2.	Синтез триггерного устройства.	7
3.	Расчет параметров логических элементов	11
	Приложение 1: Схема сдвигающего  восьмиразрядного регистра, осуществляющего операции сдвига информации влево на 1 разряд и вправо на 3 разряда	13
	Список литературы	14

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

ЗАДАНИЕ

на курсовое проектирование по дисциплине “Схемотехника”.

 

 

 

 

 

 

 

Спроектировать схему  заказной ИС, выполняющую функцию восьмиразрядного синхронного сдвигающего регистра. Для реализации схемы осуществить выбор T или RS-триггеров.

 

Синтезировать триггерное устройство в соответствии с выбранным  типом триггера.

 

Осуществить расчет параметров логического элемента 2И-НЕ на КМДП транзисторных структурах.

 

 

Исходные данные для  расчета:

 

Uип=5В	Сн=10пФ
	См=1,5пФ
	Сз-и.n=0,5пФ
Uпор.n=2B	Сз-с.n=0,5пФ
Uпор.p=-1,5B	Сз-и.р=0,5пФ
f=5мГц	Смэс=1,5пф

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1. Проектирование реверсивного синхронного сдвигающего регистра

 

Определим количество сигналов управления по формуле:   my=]log k[,

где   k  -  количество выполняемых операций, ]А[ -  оператор округления числа А       до ближайшего целого с избытком.

Необходимо обеспечить выполнение двух операций (сдвиг влево на 1 разряд и вправо на 3 разряда), следовательно, my=1.

Обозначим этот сигнал как y и примем, что при y=0 выполняется операция сдвига влево на 3 разряда, а при y=1 выполняется операция сдвига вправо на 1 разряд. Учитывая регулярный характер структуры сдвигающих регистров, описание всего регистра можно свести к описанию поведения одного j-го разряда этого регистра.

Из рис.1 видно, что состояние  j-го разряда регистра в последующий момент времени (t+1) полностью определяется состоянием разрядов (i+1) и (i-3), а также состоянием управляющей переменной y.

 

Таблица 1: Условные обозначения возможных  типов перехода произвольной переменной Q.

Значения в момент t	Значения в момент t+1	Тип переходов Q	Условные обозначения перехода
0	0	0->0	0
0	1	0->1	a
1	0	1->0	b
1	1	1->1	1

 

 

Таблица 2: Описание поведения  i-го разряда регистра в терминах типов переходов его выходного сигнала.

Номер состояния	t				t+1	Qi
	y	Qi-3	Qi	Qi+1	Qi
0	0	0	0	0	0	0
1	0	0	0	1	1	a
2	0	0	1	0	0	b
3	0	0	1	1	1	1
4	0	1	0	0	0	0
5	0	1	0	1	1	a
6	0	1	1	0	0	b
7	0	1	1	1	1	1
8	1	0	0	0	0	0
9	1	0	0	1	0	0
10	1	0	1	0	0	b
11	1	0	1	1	0	b
12	1	1	0	0	1	a
13	1	1	0	1	1	a
14	1	1	1	0	1	1
15	1	1	1	1	1	1

 

Данные таблицы 2 позволяют представить описание работы регистра в виде карты Карно для четырех переменных(рис2).

 

 

 

QiQi+1	yQi-3
	00	01	11	10
00	0	0	a	0
01	a	a	a	0
11	1	1	1	b
10	b	b	1	b

 

Рис 2.

 

 

Так как типы переходов выходного  сигнала триггера полностью определяются значениями входных сигналов триггера, как показано в таблице 3, то очевидно, что подставив в карту Карно (рис.2) вместо обозначений типов переходов значения входных сигналов, которые обеспечивают требуемый тип перехода, можно определить карту Карно, описывающую логику формирования входных сигналов триггера, который выполняет функции i-го разряда проектируемого регистра.

 

 

Таблица 3: Словарное описание триггеров  T и RS типов.

 

Q	T - триггер	RS - триггер
		R	S
0	0	x	0
1	0	0	X
a	1	0	1
b	1	1	0

 

 

Из таблицы 3 видно, что использование для реализации регистра различных типов триггера приведет к формированию отличающихся друг от друга карт Карно, описывающих входные сигналы этих триггеров.

После замены типов переходов в  карте Карно рис.2, на значения входных  сигналов T и RS триггеров получим карты Карно, описывающие поведение входных сигналов триггеров(рис 3).

 

 

 

 

Произведя склеивание, получим:

 

       Ti = ~y~QiQi+2 + y~QiQi-3 + yQi~Qi-3 + ~yQi~Qi+2

          Ri = ~Qi+1~y+y~Qi-3

       Si = Qi+1~y+yQi-3

 

Произведя сложение Ri+Si докажем, что Ri=Si т.е. Si+Ri=1

 

       Si+Ri=Qi+1~y+yQi-3+~y~Qi+1+y~Qi-3=~y(Qi+1+~Qi+1)+y(Qi-3+~Qi-3)=~y1+y1=1

 

Таким образом, при построении схемы  управления достаточно разработать  только схему для S входа, а на R вход подать инвертированный сигнал с выхода этой схемы.

 

 

Преобразуем логические функции в  базис И-НЕ:

       Ti =~( ~(~y~QiQi+1) ~(y~QiQi-3) ~(yQi~Qi-3) ~(~yQi~Qi+1) )

       Si=~( ~(~yQi+1) ~(yQi-3))

 

Проведем оценку сложности комбинационной схемы управления I-м разрядом регистра в обоих случаях. По Квайну сложность комбинационной схемы вычисляется как:

  N

S= SEi

    i=1

 

где N – число логических входов во всей оцениваемой схеме;

            1, если в схеме используется  прямой вход

Еi =   

            2, если в схеме используется  инверсный вход

 

Анализируя выражение  для Ti, получим:

STi = (2+1+1)+(1+1+1)+(1+1+1)+(2+1+1)+(1+1+1+1)=18

                              SSi = (1+2)+(1+1)+2=5

 

При сравнении показателей сложности  схем очевидно, что для реализации следует выбрать триггер RS типа.

Для построения схемы сдвигающего  регистра, требуется необходимо определить выражения, отражающие логику формирования входных сигналов каждого разряда.

 

D1= ~( ~(~yQ2) ~(yQ6))

D2= ~( ~(~yQ3) ~(yQ7))

D3= ~( ~(~yQ4) ~(yQ8))

D4= ~( ~(~yQ5) ~(yQ1))

D5= ~( ~(~yQ6) ~(yQ2))

D6= ~( ~(~yQ7) ~(yQ3))

D7= ~( ~(~yQ8) ~(yQ4))

D8= ~( ~(~yQ1) ~(yQ5))

 

Схема сдвигающего регистра построенного по полученным выражениям приведена  в приложении 1.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2. Синтез триггерного устройства.

 

 

Исходными данными для проектирования являются функция внешних переходов триггера и условия переключения выходного сигнала триггера по отношению к синхросигналу С.

 

Таблица 4: Таблица внешних переходов  RS триггера.

 

S	R	Q(t+1)
0	0	Q(t+1)
0	1	0
1	0	1
1	1	x

 

Примем, что, выходной сигнал триггерного устройства изменяется по заднему фронту, только при этом происходит  изменение выходного сигнала.

 

Определим ограничения  на изменения входных сигналов C, R, S.

- при изменении C, сигналы S и R не должны меняться

- при С=1, запретить изменение  S, R  и S и R одновременно

- при С=0, никаких ограничений  на изменение S и R не накладывается

- одновременное изменение C, S и R не допускается

 

Описание  работы триггера представим в виде таблицы 5.

 

Таблица 5: Таблица внутренних состояний  RS триггера.

 

N	CSR								Q
	000	001	011	010	110	111	101	100
1	(1)	2	x	4	-	-	-	8	0
2	1	(2)	x	4	-	-	7	-	0
3	1	2	x	4	-	x	-	-	0
4	1	2	x	(4)	5	-	-	-	0
5	-	-	-	12	(5)	-	-	-	0
6	-	-	x	-	-	x	-	-	0
7	-	2	-	-	-	-	(7)	-	0
8	1	-	-	-	-	-	-	(8)	0
9	(9)	10	x	12	-	-	-	16	1
10	9	(10)	x	12	-	-	15	-	1
11	9	10	x	12	-	x	-	-	1
12	9	10	x	(12)	13	-	-	-	1
13	-	-	-	12	(13)	-	-	-	1
14	-	-	x	-	-	x	-	-	1
15	-	2	-	-	-	-	(15)	-	1
16	9	-	-	-	-	-	-	(16)	1

 

 

 

 

 

 

 

Таблица 6: Минимизированная таблица  внутренних состояний и переходов  RS триггера.

 

N	CSR								Q
	000	001	011	010	110	111	101	100
1,2,3,4,7,8	(1)	(2)	x	(4)	5	x	(7)	(8)	0
5,6	-	-	x	12	(5)	x	-	-	0
9,10,11,12,13,16	(9)	(10)	x	(12)	(13)	x	(15)	(16)	1
14,15	-	2	x	-	-	x	(15)	-	1

 

 

Таблица 7:  Минимизированная таблица  внутренних состояний и переходов  RS триггера.

 

N	CSR								Q
	000	001	011	010	110	111	101	100
1	(1)	(1)	x	(1)	2	x	(1)	(1)	0
2	-	-	x	3	(2)	x	-	-	0
3	(3)	(3)	x	(3)	(3)	x	4	(3)	1
4	-	1	x	-	-	x	(4)	-	1

 

Так как число внутренних состояний  уменьшилось до S+4, то для кодирования этих состояний достаточно k=logs = 2 внутренних переменных. Обозначим их как y1 и y2. Каждому внутреннему состоянию триггера поставим в соответствие набор значений переменных y1 и y2.

На рисунке 4 составлен граф переходов, где 00, 01, 11, 10 – коды внутренних состояний 1, 2, 3, 4 соответственно. Эти коды определяются значениями переменных y1 и y2. Например: код 01 соответствует значениям y1=0 и y2=1.

 

 

 

В соответствии с выбранным вариантом кодирования состояний триггера составим кодированную таблица внутренних состояний и переходов RS триггера.

 

 

Таблица 8: Кодированная таблица внутренних состояний и переходов RS триггера.

 

N	CSR								Q
	000	001	011	010	110	111	101	100
00	00	00	x	00	01	x	00	00	0
01	-	-	x	11	01	x	-	-	0
11	11	11	x	11	11	x	10	11	1
10	-	00	x	-	-	x	10	-	1

 

Данные таблицы 8 позволяют описать  поведение переменных y1 и y2  в виде карт Карно.

Для устранения явления статического состязания сигналов в карты Карно  кроме минимальных покрытий вводят избыточное покрытие.

Необходимо учитывать недопустимость комбинации выходных сигналов y1y2=11.

 

 

 

 

 

 

Произведя склеивание, получим:

       y1 = y2~C + y1С + y1S

          y2 = y2~C + СS + y2~R

Полученные уравнения  позволяют построить схему проектируемого триггера. Перед построением схемы необходимо преобразовать уравнения в базис И-НЕ, предварительно вынеся за скобки переменные(в первом уравнении y1 во втором y2).

 

y1 = y2~C + y1С + y1S  = y1(C + S) + y2~С 

y2 = y2~C + СS + y2~R = y2(~C + ~R) + СS

 

Преобразуем логические функции в  базис И-НЕ:

 

y1 = ~( ~(y1 ~(C S)) ~(y2 ~С))

y2 = ~( ~(y2 ~( ~C ~R)) ~(СS))

 

Схема RS триггера, построенного по полученным выражениям, приведена на рисунке 7.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

3. Расчет параметров логических элементов

 

В цифровых интегральных микросхемах, на КМДП транзисторных структурах, операция И-НЕ реализуется последовательным включением входных транзисторов  (n-типа).

Схема 2И-НЕ на КМДП ТС

 

Нагрузочные транзисторы включаются параллельно друг другу (p-типа).

Поэтому, при определении параметров логических элементов, заменяют группы транзисторов, в поводящем состоянии, одним эквивалентным транзистором с удельной крутизной Кэкв.р или Кэкв.n.

 

Исходные данные:

Uип=5В	Сн=10пФ
	См=1,5пФ
	Сз-и.n=0,5пФ
Uпор.n=2B	Сз-с.n=0,5пФ
Uпор.p=-1,5B	Сз-и.р=0,5пФ
f=5мГц	Смэс=1,5пф

 

Удельная (относительная) крутизна транзисторов с каналами n и р типа:

Kn=0,3 мА/

Kр=0,2 мА/

 

Кэкв.р=Кр*m=0,2*2=0,4  [mA/ ]

Кэкв.n=Kn/m=0,3/2=0,15  [mA/ ]

 

Проверим условие нормальной работы схемы.

|Uпор.р|+Uпор.n<Uип

| -1,5 |+2<5

 

Определим напряжение логического  перепада.

Uл= - =5-0=5  [В]

 

Определим напряжение порога переключения при Uвх=Uвых.

 

Определим запас помехоустойчивости по уровню логического 0.

з.п Uпор.n=Vп

з.п Vп=2,56  [B]

 

 

 

Определим запас помехоустойчивости по уровню логической 1.

з.п=Uип-Vп

з.п=5-2,56=2,44  [B]

 

Динамические параметры.

 

Определим паразитную емкость.

Спараз=Сз-и.р+Сз-и.р+(Сз-с.n+Сз-с.n)/ +

              (Сз-и.n+Сз-и.n)/ +Сн+Смэс=20,5 [nФ]= 20,5 * [Ф]

 

Определим задержку t.

tn=(2Спараз)/(Кэкв.n(Uип-|Uпор.n|))= 91 [нс]

tp=(2Спараз)/(Кэкв.p(Uип-|Uпор.p|))= 29,2 [нс]

 

Определим суммарную потребляемую мощность.

Рд=Спараз*f* =20,5 * *5* *25= 2,5 [мВт]

Рст=I*U=0*5=0

P S=Рст+Рд= 2,5 [мВт]

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Приложение 1: Схема сдвигающего  восьмиразрядного регистра, осуществляющего операции сдвига информации влево на 1 разряд и вправо на 3 разряда

 

 

 

 

 

 

 

 

Список литературы:

 

 

 

1. Алексенко, Шагурин “Микросхемотехника”, М: “Радио и связь”, 1990.
2. М.Гук “Аппаратные средства IBM PC”, С-Пб: “Питер”, 1998.
3. Справочник “Интегральные микросхемы и их зарубежные аналоги”, М:”КУбК”, 1997.
4. П.Хоровиц, У.Хилл “Искусство схемотехники”, М:”Мир”, 1998.