Контрольная работа по "Цифровая схемотехника"

Контрольная работа по курсу Цифровая схемотехника:

1.Логические элементы. Общие сведения, преимущества и недостатки

2.Мультиплексоры и демультиплексоры. Общие сведения.

3. Вычитающие двоичные счётчики, особенность, принцип работы.

4. Регистры. Общие сведения. Регистра сдвига. Регистры памяти

5. JK-триггер. Принцип работы

6. Спроектируете счётчик с коэффициентом счета, равным 10.

Логические элементы. Общие сведения, преимущества и недостатки

Логический элемент имеет несколько входов (от одного до двенадцати) и один выход. При этом связь между выходным сигналом и входными сигналами (таблица истинности) предельно проста. Каждой комбинации входных сигналов элемента соответствует уровень нуля или единицы на его выходе. Никакой внутренней памяти у логических элементов нет, поэтому они относятся к группе так называемых комбинационных микросхем. Но в отличие от более сложных комбинационных микросхем, рассматриваемых в следующей лекции, логические элементы имеют входы, которые не могут быть разделены на группы, различающиеся по выполняемым ими функциям.

Главные достоинства логических элементов, по сравнению с другими цифровыми микросхемами, — это их высокое быстродействие (малые времена задержек), а также малая потребляемая мощность (малый ток потребления). Поэтому в тех случаях, когда требуемую функцию можно реализовать исключительно на логических элементах, всегда имеет смысл проанализировать этот вариант. Недостаток же их состоит в том, что на их основе довольно трудно реализовать сколько-нибудь сложные функции. Поэтому чаще всего логические элементы используются только в качестве дополнения к более сложным.

Самый простой логический элемент — это инвертор выполняет простейшую логическую функцию — инвертирование, то есть изменение уровня входного сигнала на противоположный. Он имеет всего один вход и один выход.  
Рис. 6.1 Условные обозначения инверторов: зарубежные (слева) и отечественные (справа)

В одном корпусе микросхемы обычно бывает шесть инверторов. Отечественное обозначение микросхем инверторов — "ЛН".

Самые распространенные логические функции — это И (в отечественной системе обозначений — ЛИ), И-НЕ (обозначается ЛА), ИЛИ (обозначается ЛЛ) и ИЛИ-НЕ (обозначается ЛЛ). Присутствие слова НЕ в названии элемента обозначает только одно — встроенную инверсию сигнала. В международной системе обозначений используются следующие сокращения: AND — функция И, NAND — функция И-НЕ, OR — функция ИЛИ, NOR — функция ИЛИ-НЕ.

Название самих функций И и ИЛИ говорит о том, при каком условии на входах появляется сигнал на выходе. При этом важно помнить, что речь в данном случае идет о положительной логике, о положительных, единичных сигналах на входах и на выходе.

Элемент ИЛИ формирует на выходе нуль тогда и только тогда, если на всех входах нуль. Элемент ИЛИ-НЕ дает на выходе нуль при наличии хотя бы на одном из входов единицы Пример обозначения: 4ИЛИ-НЕ — четырехвходовой элемент ИЛИ с инверсией на выходе.

 
Рис. 6.2.  Обозначения элементов И, И-НЕ, ИЛИ, ИЛИ-НЕ: зарубежные (слева) и отечественные (справа)

Мультиплексоры и демультиплексоры. Общие сведения.

Мультиплексор - комбинационное цифровое устройство, которое обеспечивает передачу на единственный выход F одного из нескольких входных сигналов Dj в соответствии с поступающим адресным кодом Ai. При наличии n адресных входов можно реализовать M=2nкомбинаций адресных сигналов, каждая из которых обеспечивает выбор одного из M входов. Чаще всего используются мультиплексоры «из 4 в 1» (n=2, M=4), «из 8 в 1» (n=3, M=8), «из 16 в 1» (n=4, M=16). Правило работы мультиплексора «из 4 в 1» можно задать таблицей истинности:

Логическое выражение для выходной функции, заданной таблицей, можно записать в виде

.

В соответствии с полученной формулой для реализации мультиплексора можно использовать логические элементы И, ИЛИ, НЕ. Синтезированная структурная схема мультиплексора показана на рис. 8.1,а, а его условное графическое обозначение – на рис. 8.1,б.

а)                                                     б)

Рис. 8.1.Структура и УГО мультиплексора «из 4 в 1».

Мультиплексирование при большом числе входов можно выполнить пирамидальным каскадированием мультиплексоров

Демультиплексор выполняет функцию, обратную мультиплексору, т.е. в соответствии с принятой адресацией Ai направляет информацию с единственного входа D на один из Mвыходов Fj. При этом на остальных выходах будут логические нули (единицы). Принцип работы демультиплексора «из 1 в 4» иллюстрируется таблицей истинности:

Логические выражения для каждого из выходов можно представить в виде:

.

Структурная схема, реализующая демультиплексор «из 1 в 4» приведена на рис. 8.4,а, а его условное графическое обозначение – на рис. 8.4,б.

Как и в случае мультиплексора, схему демультиплексора можно реализовать с помощью дешифратора. Действительно, ФАЛ демультиплексора отличается от ФАЛ дешифратора только наличием входного сигнала D в конъюнкциях с адресными входами. Следовательно, объединив выходы дешифратора с входом D с помощью стробирующих элементов И, можно получить демультиплексор (рис. 48.5). Мультиплексоры и демультиплексоры часто называют еще цифровыми коммутаторами.

а)                                                               б)

Рис. 8.4. Структурная схема и УГО демультиплексора «из 1 в 4».

Рис. 8.5.Реализация демультирлексора на базе дешифратора.

Вычитающие двоичные счётчики, особенность, принцип работы.

Счётчики могут не только увеличивать своё значение на единицу при поступлении на счётный вход импульсов, но и уменьшать его. Такие счётчики получили название вычитающих счётчиков. Для реализации вычитающего счётчика достаточно чтобы T-триггер изменял своё состояние по переднему фронту входного сигнала.

Изменить рабочий фронт входного сигнала можно инвертированием этого сигнала. В схеме, приведенной на рисунке 10,1, для реализации вычитающего счётчика сигнал на входы последующих триггеров подаются с инверсных выходов предыдущих триггеров.

  
Рисунок 10.1 Схема четырёхразрядного двоичного вычитающего счётчика, построенного на универсальных D-триггерах

Временная диаграмма этого счётчика приведена на рисунке 10.2. По этой диаграмме видно, что при поступлении на вход счётчика первого же импульса на выходах появляется максимально возможное для четырёхразрядного счётчика число 1510. При поступлении следующих импульсов содержимое счётчика уменьшается на единицу.

  
Рисунок 10.2. Временная диаграмма четырёхразрядного вычитающего счётчика

Это вызвано тем, что при поступлении переднего фронта тактового импульса первый триггер переходит в единичное состояние. В результате на его выходе тоже формируется передний фронт. Он поступает на вход второго триггера, что приводит к записи единицы и в этот триггер. Точно такая же ситуация складывается со всеми триггерами счётчика, то есть все триггеры перейдут в единичное состояние. Для четырёхразрядного счётчика это и будет число 1510. Запишем новое состояние вычитающего счётчика в таблицу 2.

Следующий тактовый импульс приведёт к изменению состояния только первого триггера, так как при этом на его выходе сформируется задний фронт сигнала. Запишем и это состояние в таблицу 2. Обратите внимание, что при поступлении каждого последующего импульса содержимое счётчика, построенного по анализируемой схеме, уменьшается на единицу. Этот процесс продолжается до тех пор, пока состояние счётчика не станет вновь равно 0. При поступлении новых тактовых импульсов процесс повторяется снова.

Все возможные состояния логических сигналов на выходах вычитающего счётчика, при поступлении на счётный вход схемы тактовых импульсов приведены в таблице 2. Таблица 2 фактически повторяет временные диаграммы, приведённые на рисунке, однако она более наглядно представляет физику работы счётчика. Просто мы при работе с числами привыкли иметь дело с цифрами, а не с напряжениями, тем более в зависимости от времени.

Таблица 2. Изменение уровней на выходе вычитающего счётчика при поступлении на его вход импульсов.

Регистры. Общие сведения. Регистра сдвига. Регистры памяти

Регистром называется последовательное или параллельное соединение триггеров. Они обычно строятся на основе D триггеров. При этом для построения регистров могут использоваться как динамические так и статические D-триггеры 

Параллельный регистр служит для запоминания многоразрядного двоичного (или недвоичного) слова. Количество триггеров, входящее в состав параллельного регистра определяет его разрядность. Схема четырёхразрядного параллельного регистра приведена на рисунке 11.1, а его условно-графическое обозначение — на рисунке 11.2.

  
Рисунок 11.1. Схема параллельного регистра

В условно-графическом обозначении возле каждого входа D указывается степень двоичного разряда, который должен быть запомнен в этом разряде. Точно таким же образом обозначаются и выходы регистра. То, что микросхема является регистром, указывается в центральном поле условно-графического обозначения символами RG.

В приведённом на рисунке 11.2 условно-графическом обозначении параллельного регистра инверсные выходы триггеров не показаны. В промышленно выпускающихся микросхемах параллельных регистров инверсные выходы триггеров часто не выводятся наружу для экономии количества выводов корпуса.

  
Рисунок 11.2. Условно-графическое обозначение параллельного регистра

При записи информации в параллельный регистр все биты (двоичные разряды) должны быть записаны одновременно. Поэтому все тактовые входы триггеров, входящих в состав регистра, объединяются параллельно. Для уменьшения входного тока вывода синхронизации C на этом входе в качестве усилителя часто ставится инвертор.

Кроме параллельного соединения триггеров для построения регистров используются последовательное соединение этих элементов.

Последовательный регистр (регистр сдвига или сдвиговый регистр) обычно служит для преобразования последовательного кода в параллельный и наоборот. Применение последовательного кода связано с необходимостью передачи большого количества двоичной информации по ограниченному количеству соединительных линий. При параллельной передаче разрядов требуется большое количество соединительных проводников. Если двоичные разряды последовательно бит за битом передавать по одному проводнику, то можно значительно сократить размеры соединительных линий на плате (и размеры корпусов микросхем).

Принципиальная схема последовательного (сдвигового) регистра, собранного на основе D триггеров и позволяющего осуществить преобразование последовательного кода в параллельный, приведена на рисунке 11.3. Обратите внимание, что если для параллельных регистров подходили как триггеры работающие по потенциалу так и триггеры, работающие по фронту, то для реализации последовательного (сдвигового) регистра подходят только D триггеры, работающие по фронту!

 
Рисунок 11.3. Схема последовательного (сдвигового) регистра

Внутри сдвигового регистра триггеры соединены последовательно, то есть выход первого соединён с входом второго и т.д. Условно-графическое изображение рассмотренного последовательного регистра приведено на рисунке 11.4.

 
Рисунок 11.4. Условно-графическое обозначение последовательного (сдвигового) регистра

Входы синхронизации в последовательных (сдвиговых) регистрах, как и в параллельных регистрах, объединяются. Это обеспечивает одновременность смены состояния всех триггеров, входящих в состав последовательного (сдвигового) регистра.

JK – триггер. Принцип работы

JK – триггер – это  схема  с  двумя  устойчивыми  выходными  состояниями  и  двумя  входами  J  и  К  (Рисунок 14.1.а).  Подобно  RS – триггеру,  в JK – триггере  входы  J  и  K  это  входы  установки  выхода  Q  триггера  в  состояние  1  или  0.  Однако,  в  отличие  от    RS – триггера,  в JK – триггере  наличие  J=K=1  приводит  к  переходу  выхода  Q  триггера  в  противоположное  состояние.  Условие  функционирования  JK – триггера  описывается  функцией:

Рисунок  14.1  JK – триггеры:  а)  асинхронные;  б) тактируемые  фронтом.

Триггер  JK –типа  называют  универсальным  потому,  что  на  его  основе  с  помощью  несложных  коммутационных  преобразований  можно  получить  RS  и  Т – триггеры,  а  если  между  входами  J  и  K  включить  инвертор,  то  получится  схема  D – триггера.

Недостатком  этой  схемы  является  зависимость  работы  схемы  от  длительности  тактового  импульса.  Импульс  должен  быть  коротким  и  должен  закончиться  до  завершения  процесса  переключения  триггера.  Для  ослабления  требования  к  длительности  тактового  импульса  в  цепи  обратных связей  можно  включить элементы  задержки,  как  показано  на  рисунке  14.1,а  пунктиром.  Однако  этот  путь  не  всегда  является  целесообразным. 

Разработаны  и  применяются  в  основном  в  интегральном  исполнении  JK – триггеры,  тактируемые  фронтом  тактовых  импульсов,  которые    не  чувствительны  к  длительности  тактовых  импульсов.

Условное  графическое  обозначение  триггера  приведено  на  рисунке  14.1,в.

Если  соединить  вместе  входы  J  и  K,  то  JK – триггер  превратится  в  Т – триггер.  Пусть  триггер  находится  в  исходном  состоянии  ( ).  При  подаче  J=K=1  и  С=1,  вентиль  D1  будет  закрыт  сигналом  «0»  с  выхода  .  Так  как  открывается  только  вентиль  D2,  то  триггер  установится  в  в  нулевое  состояние  .  При  этом  выходной  потенциал  Q = 0  блокирует  вентиль  D2.  Поэтому  следующая  комбинация  J=K=1  и  С=1  переводит  триггер  в  состояние  Q=1  и  т. д.

Проектирование счётчика  с коэффициентом счета =10

В  двоичных  счётчиках  коэффициент  счёта    и  может  быть  равен  2,  4,  8,  16,  32  и  т. д.  На  практике  требуются  счётчики  с  коэффициентом  счёта  не  равным  ,например 10

Они  выполняются  на  основе  двоичных  счётчиков  путём  исключения  у  счётчиков  с   соответствующего  числа  «избыточных»  состояний  S:

В нашем примере двоично-десятичный  (декадный) =10  счётчик  получают  из  4-х  разрядного,  имеющего  =16,  исключая  6  состояний.

Рисунок Схема 4-разрядного двоичного счетчика с =16

Необходимо исключить 6 состояний, счёт  должен циклически  идти  от  0000  до  1001,  а  следующим  импульсом  счетчик обнуляется;

Для этого в  схему  дополнительно  введём   элемент конъюнктур D5,  обнуляющий  счётчик  при  совпадении  двух   «1»  с  весовыми  коэффициентами  2  и  8. 

Рисунок   Схема  счётчика  с  Ксч =10