Жалпы мәліметтер. Ақпараттарды алмастыру цикл

ҚАЗАҚСТАН РЕСПУБЛИКАСЫНЫҢ  БІЛІМ ЖӘНЕ ҒЫЛЫМ МИНИСТРЛІГІ

Батыс Қазақстан инженерлік - гумманитарлық  университеті

Қазақстан инновациялық және телекоммуникациялық  жүйелер университеті

« Цифрлық құрылғылар мен микропроцессорлар» пәні бойынша

Тақырыбы: «МИКРОПРОЦЕССОРЛЫҚ  ЖҮЙЕЛЕРДЕГІ  АҚПАРАТТАРДЫҢ   АЛМАСУЫ » 

                                                 Орындаған: РЭТ-342 топ студенті

                              Тулепкалиева Арна

   Тексерген: Есенбекова А.Э

                                           Орал 2013ж.

I.КІРІСПЕ................................................................................................3

II.НЕГІЗГІ БӨЛІМ....................................................................................

1.1.Жалпы мәліметтер. Ақпараттарды алмастыру  циклі................5-7

1.2.Бағдарламалық алмастыру циклдары......................................8-10

1.3.Үзу арқылы  алмастыру циклдары ...........................................11-12

1.4Жадыға  тікелей кіру  режимдеріндегі  алмастыру циклдары.13-14

1.5Магистралдар  арқылы сигналдардың өтуі ..................................15

III.ҚОРЫТЫНДЫ .............................................................................16-21

ПАЙДАЛАНЫЛҒАН ӘДЕБИЕТТЕР ТІЗІМІ.............................................22

                                                  Кіріспе

               Өлшеу немесе басқару нәтижелерін   көрсету: жіберуге ыңғайлы болу  үшін мәліметтерді   түрлендіру;   байланыс   каналдары   бойынша   мәліметтерді   беру кезіндегі   байланыс   хаттамаларымен   келісімі;   ақпаратты   беру   және   қабылдау жылдамдығының  және аралық таралуының сәйкестігі.   Микропроцессорлық   жүйе   өзімен   бірге   аппараттық   (Hard   Ware)   және бағдарламалық   құралдар   (Soft   Ware)   жиынтығын   көрсетеді.   Яғни   аппараттық  құралдар   жоғарғы   тез әрекеттілік   пен   өнімділігін   қамтамасыз   етеді,   ал бағдарламалық құралдар- МПЖ шешетін міндеттерінің ауқымын кеңейтеді. МПЖ     көпфункциялы     және     арнайы     тағайындалған     модульдердің арасындағы байланыс негізінен екі жолмен ұйымдастырылады: біріншісі «әркім әркіммен»   деген   принципті   тарататын   еркін   байланыс   көмегімен,   және   де екіншісі ретке келтірілген байланыс тораб (магистраль) көмегімен. Барлық     процессормен     орындалатын     командалар,     процессордық командалық жүйесін құрайды.

              Жалпы алғанда 16 биттік компьютер  8 биттік жүйеден жылдамдырақ  жұмыс істейді, ал 32 биттік компьютер  8 және 16 биттік үлгілерден жылдамырақ. Микропроцессор, жады және периферия  құрылғылардың арасында дерек  беру үрдісі шина арқылы жүзеге  асырылады. Қазіргі заманғы процессорлардың   көпшілігінде 32 биттік шина қолданылады,  яғни бір мезетте 32 биттік дерек   беруге болады. 64 биттік шиналы  компьютер  де болады, бірақ  олар әлі кең  тарай қойған  жоқ.

              Егер микропроцессорлардың даму  тарихына көз жүгіртер болсақ, өткен ғасырдың 70-жылдары мини-Электрондық  есептеу машиналары жедел дами  бастады. Бұл компьютерлер үлкен   ЭЕМ-дерге қарағанда көлемі шағын  және бағасы арзан болатын. 1971 жылы американдық Intel фирмасы  өзінің микропроцессорды ойлап  тапқанын мәлімдеді. Микропроцессор - бір пластинада миллиондаған электронды схемаларды өзара байланыстыратын үлкен интегралды схемалардан жасалды. Микропроцессор компьютерлердің жылдамдығын секундына бірнеше миллиард операцияға дейін арттырды. Микропроцессорды енгізу-шығару, сыртқы есте сақтау құрылғыларымен байланыстырудың нәтижесінде компьютерлердің жаңа түрі – микро-ЭЕМ-дер дүниеге келді.

            Микропроцессорлық   жүйе   (МПЖ)-   бұл   ақпаратты   өңдейтін   негізгі құрылғысы   МП   болып   табылатын,   бақылап-өлшегіш,   есептегіш   немесе басқарушы   жүйе.   Микропроцессорлық   жүйе   микропроцессорлық   үлкен интегральдық  сұлбалар (ҮИС) жиынтығынан  құрылады.   

           МПЖ келесі негізгі есептерді   міндеттерді шешеді: ақпаратты жинақтау; өңдеу;   өлшеу   нәтижелерін   көрсету   (қажет   болған   жағдайда)   және   осы мәліметтерді байланыс каналы бойынша беру.  Ақпараттарды жинақтауға жататындар: түрлендіргіш құрылғыға (аналог-код)   импульстік-аналогты   сигналдарды   коммутация   жолымен   жасайтын датчиктерді   сұрастыру;   аналогты   сигналдарды   сандыққа   түрлендіру;   датчик сигналдарының   түрлендіргіштің   кіріс   тізбегіндегі   сигналдармен   сәйкестігі; берілген   деңгейден   ауытқыған   сигналдарды   жою   және   анықтау;   мәліметтерді тіркеу және оларды индикациалық қондырғыда кескіндеу. Ақпаратты   өңдеу:   сызықтандыру   (сызықты   функциональды   тәуелділікті есептеу);   масштабтау   және   түзетулерді   енгізу;   фильтрлеу,   экстраполяциялау, шектік жіберілумен мәліметтерді салыстыру.

   Жалпы мәліметтер. Ақпараттарды   алмастыру   циклі

       МПЖ  ақпараттардың алмасуы  ақпаратты  алмастыру циклдарында  жүзеге  асады.   Ақпараттарды   алмастыру   циклі   деп   –   шина   арқылы   қарапайым   бір  операцияның   орындалуы   іске   асатын   уақытша   интервалды   айтады.   Мысалы, процессордан   жадыға   мәліметтер   кодын   немесе   енгізу/шығару   құрылғысынан  процессорға мәліметтер кодын   жіберу.  Ақпараттарды алмастыру   циклі негізгі екі түрге бөлінеді:

-   процессор ақпаратты   жазатын (шығаратын), жазу циклі  (шығару);

-   процессор ақпаратты   оқитын (енгізетін), оқу циклі (енгізу).

Кейбір   МПЖ   «оқу-модификация-жазу»   немесе   «енгізу-үзіліс-шығару»  циклдары   болады.   Бұл   циклдарда   процессор   жадыдан   немесе   енгізу/шығару құрылғыларынан ақпаратты  оқиды, содан кейін оны түрлендіреді де тағыда дәл сол адрес бойынша жазады. Мысалы, процессор жады ұяшығынан  кодтты оқып, оны бірге ұлғайтып және тағыда оны осы жады ұяшығына (INR) жазуы мүмкін. Ең   маңызды   орынды   жадыға   тікелей   кіру   (егерде   ЖТК   режимі қарастырылған болса), үзуді  қайта беру (егер жүйеде үзу болса) және сұраныс циклдары алады. Әрбір цикл уақытында ақпаратты  алмастыруға қатысатын құрылғы  бір-біріне   ақпаратты   басқарушы   сигналдарды   бекітілген   тәртіп   бойынша   беріп отырады. Ақпаратты   алмастыру   циклі   уақытының   ұзақтығы   тұрақты   немесе айнымалы   болуы   мүмкін.   Бірақта   ол   жүенің   тактілік   жиілігінің   бірнеше периодын     өзіне   қосып   алады.   Жүйе   жадынан   командалар   кодын   оқу,   оқу циклінің   көмегімен   іске   асырылады.   Сондықтан   біршиналы   құрылым   кезінде жүйелік магистральда команданы  оқу циклі мен мәліметтерді беру (оқу және жазу)   циклі   кезектесіп   орындалады.   Бірақ   алмастыру   протоколы   мәліметтер немесе   команда   берілгеніне   тәуелсіз   болғандықтан   өзгеріссіз   қалады.   Ал екішиналы құрылымда команданы  оқу, жазу немесе мәліметтерді оқу циклдары жеке бөлек шиналарға  бөлінеді де олар бір уақытта орындалуы  мүмкін. Мәліметтер шинасы мен  адрестер шинасында оң немесе теріс  логикалар қолданылуы мүмкін. Оң логика кезінде кернеудің жоғарғы деңгейі  логикалық бірге  тең, ал төменгісі  логикалық нөлге  тең болады. Ал теріс  логика кезінде керісінше болады. Көп жағдайларда  сигналдар деңгейі ТТЛ шинасында  болады. Магистральдардың   байланыс   сызықтарының   санын   жалпы   азайту   үшін адрестік   шинаны   (АШ)   және   мәліметтер   шинасын   (МШ)   мультиплексирлеу қолданады: уақыттың әртүрлі  моменттерінде адрестерді және мәліметтерді беру үшін   (адрестің   басты   циклі,   мәліметтердің   соңғы   циклі)   бірдей   байланыс сызықтары   қолданылады.   Осы   моменттерді   фиксациялау   (стробтау)   үшін басқару шинасында (БШ) арнайы сигналдар қызмет етеді. Басқару шинасындағы (БШ) басқару  сигналдары циклдің әртүрлі бөліктері мен стадияларына сәйкес келетін  уақыт моментін (фиксируют) және ағымдағы циклдің түрін анықтайды. Сонымен қатар, басқарушы сигналдар  процессордың (немесе   магистральдың   басқа   иесін,   master)   жадымен   немесе   енгізу/шығару құрылғысымен   (орындаушы-құрылғы,   slave)   жұмыс   істеуін   сәйкесінше қамтамасыз   етеді.   Сондай-ақ   басқарушы   сигналдар   сұранысты   және   үзуді жіберуді және тура кіруді қамтамасыз етеді.  Басқару шинасы оң логика (сирек) және теріс логика (жиі) түрінде берілуі мүмкін. Басқару шинасының  сызықтары бірбағытты және екібағытты болады. Ал шығыс каскадттарының түрлері әртүрлі болады: екі күйлі (бірғатты сызықтар үшін),   үш   күйлі   (екібағытты   сызықтар   үшін)   және   ашық   коллекторлы (екібағытты және мультиплексирленген  сызықтарға үшін). Ең  басты   басқарушы   сигналдар -  бұл   алмастыру   стробтары,   яғни процессормен   қалыптасатын   және   мәліметтер   шинасы   бойынша   мәліметтерді алмастыруды   тудыратын   уақыт   моментін   анықтайтын   сигналдар   болып табылады. Магистралдарда алмастыру  стробының екі түрі қолданылады:

- жазу стробы (шығыс), бұл   мәліметтер шинасына процессормен  қойылған мәліметтерді қабылдайтын орындаушы - құрылғының     уақыт     моментін анықтайды;

-   оқу   стробы   (енгізу),   бұл   процессормен   оқылған   мәліметтер   кодын  мәліметтер   шинасына   беретін   орындаушы-құрылғының   уақыт   моментін анықтайды.  Осыған   байланысты,   цикл   аралығында   процессор   алмастыруды   қалай аяқтайтыны   және   қандай   момент   кезінде   ол   өзінің   алмастыру   стробын   алып тастайтыны өте маңызды  болады. Негізі шешудің екі жолы бар:- синхронды алмастыру  кезінде (t выд ) бекітілген уақыт  интервалы арқылы процессор   мәліміттерді   алмастыруды   өздігінен   аяқтайды,   яғни   орындаушы - құрылғының қатысуынсыз; - асинхронды алмастыру  кезінде, процессор алмастыруды  тек орындаушы-құрылғы операцияның орындалуын арнайы сигналмен (handshake-рукопожатие режимі) бекіткен кезде  ғана аяқтайды. Синхронды алмастырудың артықшылықтары- басқарушы сигналдарының саны   аз   және   алмастыру   протоколдары   біршама   қарапайым.   Кемшіліктері-орындаушының   операцияларды   орындауына   кепілдіктің   жоқтығы,   сондай   ақ орындаушының тез әрекеттілігіне  жоғары талаптардың қойылуы. Асинхронды   алмастырудың   артықшылықтары-   мәліметтерді   жіберу біршама   сенімді   және   әртүрлі   тез әрекетті   орындаушылармен   жұмыс   істеу мүмкіндігінің   болуы.   Кемшілігі-   қосымша   аппаратуралық   шығындарды   талап етуі.

                  Бағдарламалық алмастыру циклдары

         МПЖ магистральдары бойынша  бағдарламалық алмастырудың екі  түрін қарастырайық:Өндірістік   контроллерлерде   және   микрокомпьютерлерде   кеңінен қолданылатын   DEC   фирмасымен   ұсынылған   Q-bus   мультиплексирленген асинхронды магистралы бойынша  алмастыру. Айта кететін бір жай, текстағы сигнал   атауының   алдында   қойылған   «минус»   таңбасы   сигналдың   активті деңгейінің   төмен   екендігін,   ал   пассивті   сигналы   –жоғары   екендігін   білдіреді, яғни сигнал теріс. Егер сигнал атауының алдында минус жоқ болса, онда сигнал оң, оның төменгі деңгеиі  пассивті, ал жоғарғы деңгеиі- активті  болады.   Бастапқы   алмастыру   цикліндегі   (адрес   фазасында)   мәліметтер/адрестік (AD) шинасына процессор  адрес кодттарын қояды. Осы шинада теріс логика қолданылады. AD шинасындағы  сигналдардың орташа деңгейі, берілген уақыт интервалындағы  сигналдардың  маңызды емес екенін білдіреді.

         Адресті стробтау   үшін   процессор   көмегімен   қойылған   SYNC   теріс-синхросигналдар қолданылады. Оның алдыңғы (теріс) фронты AD шинасындағы адрес кодымен сәйкес келеді. Берілген екі циклдағы адрестер фазасы бірдей болады.Енгізу/шығару   құрылғысы   немесе   жады   (орындаушы)   өзінің   адрестік кодын   алғаннан   кейін   ақпаратты   алмастыруға   дайындалады.   SYNC-сигналы басталғаннан     кейінгі     бірнеше     уақыт     аралығында,     процессор     адресті алыптастайды да мәліметтер фазасын орындауды бастайды.   Оқу   циклінің   мәліметтер   фазасына   процессор   өзіне   қарасты   құрылғыға DIN-мәліметтерді   оқитын   строб   сигналдарын   орнатады.   Бұл   құрылғы бірмезгілде     RPLY-алмастыруды     растайтын     сигналдар     операциясының орындалуын бекітуі қажет.RPLY-сигналдары үшін құрылғы  мен орындаушылар арасында қақтығыс болмас үшін, ОК шығыс  каскадттары қолданылады. Процессор RPLY-сигналын алғаннан кейін алмастыру  циклін аяқтайды. Ол үшін ол RPLY-сигналы  мен DIN-сигналын алып тастайды. Орындаушы-құрылғы DIN-сигналдарының алынуына байланысты  AD   шинасындағы   мәліметтер   кодын   алып   тастайды   да   RPLY- растау сигналдарын   аяқтайды. Осыдан кейін процессор SYNC-сигналын алып тастайды. Жазу цикліндағы   мәліметтер   фазасындағы   процессор   AD шинасына жазылатын мәліметтер кодын жібереді және оны DOUT-мәліметтерді жазу   стробының   теріс   сигналдары   береді.   Орындаушы-құрылғы   осы   сигнал арқылы   мәліметтерді   процессордан   қабылдап   RPLY-алмастыруды   растайтын сигналдарды   қалыптастырады.   Процессор   RPLY-сигналдарын   қабылдағаннан кейін   алмастыру   циклін   тоқтатады.   Сол   үшін   ол   AD   шинасынан   мәліметтер кодын   және   DOUT-сигналын   алып   тастайды.   Орындаушы-   құрылғы   DOUT-сигналын   тоқтатқан   соң,   жауап   ретінде   RPLY-растау   сигналын   аяқтауы   тиіс. Осы жағдайдан кейін процессор SYNC-сигналын тоқтатады. Осылайша Q-bus магистральындағы   адрес   синхронды   түрде,   ал   мәліметтер   асинхронды   түрде беріледі.

           Сондай   ақ   Q-bus   магистралындағы   жазу   және   оқу   циклдарынан   басқа «енгізу-пауза-шығару» (оқу-модификация-жазу) циклдары қолданылады.  Бұл циклда адрестік фаза оқу (енгізу) және жазу (шығару) циклындағы сияқты   жүргізіледі.   Бірақ   мәліметтер   фазасында   процессор   адрестің   адрестік фазасындағы берілгендерді  оқып, содан кейін дәл сол адреске  жазады. Оқу үшін DIN-оқу стробы, ал жазу  үшін DOUT-жазу стробы қолданылады. DIN-сигналына жауап ретінде орындаушы-құрылғы  өзінің мәліметтерін AD шинасына жібереді, ал DOUT-сигналы арқылы AD шинасынан  мәліметтерді қабылдайды. Жазу және оқу     циклдарындағы     сияқты     орындаушы-құрылғы     әрбір     операцияның орындалуын RPLY –растау сигналымен бекітеді.IBM фирмасымен ұсынылған  және қолданушы компьютерлерде  кеңінен қолданылатын       ISA       (Industrial       Standard       Architecture) синхронды мультиплексирленбеген магистральдағы алмастыру циклдары.Енгізі-шығару құрылғысындағы оқу/жазу екі цикліде SA (бұл шинадағылогика   оң)   адрестік   шинасына   процессормен   адрес   кодттарын   қоюдан басталады. SA шинасындағы  адрестар цикл соңына дейін қалады. Екі циклдағы адрестік фазалар бірдей, яғни IOR немесе IOW мәліметтерді алмастыру  стробы басымен   аяқталады.

       Адрестік   фаза   аралығында   орындаушы-құрылғы   адрес кодттарын қабылдап және оны оқиды немесе оқымайды. Егерде адрестіоқыса, онда орындаушы алмастыруға дайындалады.   Оқу   циклындағы   мәліметтер   фазасына процессор   IOR-енгізу/шығару   құрылғысынан   мәліметтерді   оқитын   теріс   сигналдарды   береді. Осыған   жауап   ретінде   орындаушы-құрылғы   SD   мәліметтер   шинасына   өзінің мәліметтер кодын (оқылатын мәліметтер) беруі қажет. Мәліметтер шинасындағы логика   оң   болады.   Тұрақты   уақыт   аралығында   IOR-алмастыру   стробы поцессормен   алынады,   осыдан   кейін   SA   шинасынан   адрес   коды   алынып тасталынады. Бұл цикл орындаушының жылдам жұмыс атқаруынсыз болады. Бірақ   бұл   синхронды   алмастыру   кезінде   ғана   болады.   Сондай   ақ   ISA магистралында   асинхронды   алмастыру   мүмкіндіктері   де   қарастырылған.   Ол үшін I/O CH RDY каналдың дайындық сигналдары қолданылады.

         Синхронды алмастыру кезінде I/O CH RDY сигналы  үнемі оң болады. Бірақ баяу жұмыс істейтін орындаушы-құрылғы  бұл сигналды алып тастауы мүмкін. Сондықтан процессор   I/O   CH   RDY   сигналы   қайтадан   оң   болғанша   циклдің   аяқталуын бітіріп,   алмастыру   стробын   жалғастырады.   Бұл   сигналдың   өте   ұзақтығы авариялық жағдайлар сияқты қарастырылады.              Q-bus   магистралы   арқылы   асинхронды   алмастырудан   ISA   магистралы арқылы   асинхронды   алмастырудың   айырмашылығы   келесідей   болады.   Q-bus алмасуы   кезінде   сигналды   бекіту   міндетті   және   оны   әрбір   орындаушы қалыптастыруы   қажет.   Ал   ISA   магистралы   кезінде   сигналдың   дайындығын орындаушы   құрылғы   қалыптастырмауы   мүмкін.  

                          Үзу арқылы алмастыру циклдары

      МПЖ үзудің екі негізгі  түрі болады:

- магистраль арқылы оқу   циклін қажет ететін векторлы  үзу;

- магистраль арқылы ешқандай  циклдарды қажет етпейтін радиальды   үзу. Әдетте МПЖ үзулер саны  көп болғандықтан, процессорға нақты   үзудің нөмері (вектор адресі) туралы  ақпарат қажет болады. Бұл ақпарат   процессорға екі жолмен берілуі  мүмкін.Векторлы үзу кезінде,  үзудің кодттық нөмері процессорға   енгізу/шығару құрылғысы арқылы  беріледі. Ол үшін процессор магистраль  арқылы оқу циклін жүргізеді   және   мәліметтер   шинасы   арқылы   үзу   нөмерінің   кодын   алады.   Бұл циклдағы  адрестік шина, үзуді сұрастыратын  құрылғы ретінде  қарастырмайды.  Өйткені процессор онсызда   тек адрестік шинадан сұрастырады.  Бұл жағдайда магистральда барлық  енгізу/шығару құрылғылары (Q-bus магистраль) үшін бір сұраныс линясы болса  жеткілікті.Сұраныс сигналдары  және Q-bus магистралына үзуді жеткізу  Үзуді сұрау VIRQ-теріс сигнал  көмегімен іске асырылады.

        Бұл сигналдағы шығыс   каскад   –ОК   (ашық   коллектор)   түрінде   болады.   Процессор   VIRQ-сигналын алғаннан кейін, орындап жатқан команданы уақытша  тоқтатып үзуді алады.   Ол   үшін   процессор   DIN-мәліметтерді   оқу   сигналын   және   IAKO   үзуді беру   синалын   жібереді.   Осы   IAKO   сигналы   біртіндеп   барлық   үзуді сұрастыратын құрылғылар  арасынан өтеді. Егерде қандайда  бір құрылғы үзуді сұрастыратын болса, онда ол өзі арқылы бұл сигналды жібермейді. Егер үзуді бір уақытта екі немесе оданда көп құрылғылар сұраса, онда үзуді тек қана бір құрылғы яғни процессорға  жақын тұрған құрылғы алады. Мұндай қақтығысты шешетін механизм кей жағдайларда  географиялық приоритет (немесе тізбекті приоритет,   Daisy   Chain)   деп   аталады.   Үзуді   сұрастырған   құрылғы   IAKO сигналын алғаннан кейін  өзінің VIRQ- сигналын алып тастайды.Содан   кейін   процессор   үзу   нөмерін   адрессіз   оқу   циклін   жүргізеді. Алынған сигналға жауап ретінде DIN және IAKO құрылғысы AD адрес/мәлімет шинасына үзудің нөмерін (үзу векторының адресін) береді және RPLY- растау сигналын қояды. Процессор  үзу кодының нөмерін оқып және DIN және IAKO сигналдарын алып тастап адрессіз оқу циклін аяқтайды.   Магистарлдағы   радиальды   үзу   кезінде   бірнеше   үзуді   сұрау   сызықтары болады. Яғни әрбір үзуді  сұрағысы келген енгізу-шығару құрылғылары  барлық жеке   сызықтар   бойымен   сұраныс   сигналына   жақындайды.  

          Процессор  үзуді сұрастыры келген сызықтар нөмері бойынша үзудің нөмерін анықтайды. Осы кезде   магистраль   бойынша   ешқандай   алмастыру   циклдарын   талап   етпейді. Радиальды   үзу   кезінде   үзудің   сұраныс   сигналдарын   өңдейтін   қосымша микросхема     үзу     контроллері     (ҮК)     жүйеге     қосылады.     Мысалы     ISA магистралында дәл осылай үзулер орындалады.Процессор үзу контроллермен (ҮК) магистраль бойынша (жұмыс режимін беру   үшін)   және   магистральсыз   (үзуді   сұрауды   өңдеу   кезінде)   байланыста болады. IRQ үзуін сұрайтын сигналдар магистральдың барлық құрылғыларының арасына таратылады. IRQ әрбір  сызықтарына бір құрылғы сәйкес келеді. Осы 2С- сызықтарына арналған  шығыс каскад түріне қақтығыстар  қарастырылмаған. Бірнеше құрылғыға IRQ сигналдарының  бір уақытта келіп түсуі кезінде, оларға қызмет көрсеті тәртібін үзу контроллері арқылы анықталады.              Векторлы үзу жүйенің  икемді болуын қамтамасыз етеді. Жүйеде олар өте көп болуы мүмкін. Бірақта  олар адрессіз оқу циклін қамтамасыз ету үшін, үзуді сұрайтын барлық құрылғыға  қосымша аппаратуралық түйіндерді талап етеді.   Әдетте жүйеде радиальды  үзулер көп (1 ден 16 дейін)болмайды. Осыған байланысты үзу кезінде  жүйеге ереже бойынша арнайы үзу  контроллерін (ҮК) енгізеді.  

   Жадыға тікелей кіру  режимдеріндегі алмастыру циклдары

      Жадыға  тікелей кіру (ЖТК) құрылғысы ЖТК-ға  сұраныс жасап  оны алуы  қажет.   Сұраныс   процедурасы   мен   ЖТК   көрсету,   үзуді   көрсету   мен   сұраныс процедурасына  өте ұқсас  болып келеді. Екі  жағдайда да қызмет көрсетуді  талап ететін құрылғы сұраныс   сигналын процессорға жібереді. Бірақта  ЖТК кезінде процессор   арнайы   сигналдар   көмегімен   міндетті   түрде   сұраныс   жасаған құрылғыға   ЖТК   беру   қажет.   Ал   радиальды   үзу   кезінде   процессордан   үзуді сұрастыру талап етілмейді. Q-bus   магистралындағы   сұраныс   пен   ЖТК   жіберу   үзуді   беру   арқылы ұйымдастырылады.   ЖТК-ға   қатысатын   қарапайым   құрылғылардың   байланыс сұлбасы  көрсетілген. ЖТК сұраудың уақытша  диаграммасы, үзуді сұрау диаграммасына  өте  ұқсас келеді. ЖТК сұрайтын   DMR сигналы  магистралдың бір  сызығы бойынша  ЖТК қажет  ететін барлық құрылғыларға жібереді. Бұл сызықтағы шығыс  каскад  түрі-ОК   болады.   DMR   сигналын   алған   процессор   ЖТК   беру   туралы   сигналды DMGO   жібереді.   Бұл   сигнал   барлық   тізбектелген   құрылғылар   арқылы   өтеді, нәтижесінде   ЖТК-ді   процессорға   жақын   орналасқан   құрылғы   алады.   Содан кейін   ЖТК   алған   құрылғы   магистраль   арқылы   циклдарды   алмастыруды   іске  асырады.   ЖТК   циклында   ақпарат   жадыдан   оқылады   да   енгізу/шығару құрылғысына  жазылады немесе керісінше болады.   ISA магистралындағы ЖТК сұрастыру  радиальды үзулерді ұйымдастыруға  өте ұқсас келеді Бұл жүйеде  ЖТК сұрайтын сигналдарды біріктіретін DRQ деп  аталатынЖТК контроллері  болады. Және де ЖТК сигналдарды  бөліп  жіберетін DACK болады. 

        ЖТК әрбір каналына (DRQ және DACK қос сигналдары) ЖТК сұрайтын бір ғана құрылғы жалғанады. Бұл сигналдарға арналған шығыс  каскадттардың түрі-2С болады. ЖТК қажет  ететін құрылғы DRQ сұраныс сигналын жібереді де, жауап ретінде DACK  сигналын қабылдайды.  Осыдан  кейін ЖТК  контроллері магистраль арқылы     жады мен енгізу/шығару құрылғыларының арасында цикл алмастыруды жүргізеді. ISA   магистралында   жадыға   (MEMW)   және   енгізу/шығару   құрылғысына (IOW)) жазу үшін бөлек стробтар қолданылады. Сондай ақ жадыдан (MEMR) және енгізу/шығару құрылғысынан (IOR) оқу үшін жеке стробтар қолданылады. Бұл   ЖТК   алмастырудың   бір   циклында   жадыдан   ақпаратты   оқуға   және   оны енгізу/шығару   құрылғысына   жазуға   мүмкіндік   береді.   Немесе   керісінше енгізу/шығару   құрылғысынан   ақпаратты   оқуға   және   оны   жадығы   жазуға мүмкіндік береді. Осыған байланысты адрестік шинаға жады адресі қойылады, ал енгізу/шығару құрылғысының адресі AEN сигналымен алмастырылады.    

             Магистралдар арқылы  сигналдардың өтуі

       МПЖ   жүйелік   шинасы   (магистраль)   микросхеманың   ішінде   емессыртында  орналасқан болса, онда ұзақ  сызықтар арқылы сигналдардың  таралу ерекшелігін   ескерген   жөн.   Көп   жағдайларда   магистраль   ұзындығы   өте   үлкен болмайды, әдетте олар 1-2 ондық   сантиметрдан аспайды. Бірақта  бұл  алмастыру синхронизациясына  үлкен  ықпалын тигізеді.     Магистраль арқылы сигналдардың  өтуіне келесі факторлар әсер  етеді:31-   магистраль   сызықтары   арқылы   сигналдарды   тарату   кідірістің   соңғы шамасы; 

-шинаның әртүрлі сызықтары   арқылы сигналдарды тарату; 

- шина сызықтарына бірдей  уақыт аралығында сигналдарды   жібермеу; 

- магистраль сызықтары   бойынша өтіп жатқан сигналдардың  бұрмалануы;

- байланыс сызықтарының  соңындағы сигналдардың шағылысуы.

        Сигналдар  арасындағы кідіріс  келесі  түрде пайда болады, яғни сол  немесе басқа   сигналдар   адрестелген   құрылғы   оларды   өңдеу   үшін   жеткілікті   уақыты болуы қажет. Мысалы, алмастыру   циклындағы адрестер фазасының  ұзақтығы былай   болады.   Адрестік   фаза   аралығында   адрес   кодттарындағы   барлық  разрядттардың   барлық   сигнлдары   өздеріне   тиәсті   шина   сымдары   арқылы орындаушы-құрылғыға  жетулері керек. Ал орындаушы-құрылғы  осы  кодттарды қабылдап   және   өңдеуі   керек,   яғни   басқа   бөтен   адрестардан   өзінің   адресін ажыратуы қажет. 

                                    ҚОРЫТЫНДЫ

Сонымен қорыта келгенде, микропроцессор   (МП)-   кез-келген   микропроцессорлық   жүйелердің орталық бөлігі болып  табылады, яғни оның құрамында АЛҚ (арифметикалық  логикалық құрылғы) және командалық циклді тарататын басқару қондырғысы болып табылады.Микропроцессор тек  микропроцессорлық  жүйенің (МПЖ) құрамымен  қызмет   атқара   алады.   МПЖ   құрамына   келесілер   кіреді:   жады,   енгізу/шығару құрылғылары,   қосымша   сұлбалар   (тактілі   генератор,   үзу   контроллері   және жадыға   тікелей   кіру   (ЖТК),   шиналық   құрылымдар,   регисторлар-ысырмалар  және т.б.) Микропроцессорлық   жүйе   (МПЖ)-   бұл   ақпаратты   өңдейтін   негізгі құрылғысы   МП   болып   табылатын,   бақылап-өлшегіш,   есептегіш   немесе басқарушы   жүйе.   Микропроцессорлық   жүйе   микропроцессорлық   үлкен интегральдық сұлбалар (ҮИС) жиынтығынан  құрылады.МПЖ келесі негізгі есептерді  міндеттерді шешеді: ақпаратты жинақтау; өңдеу;   өлшеу   нәтижелерін   көрсету   (қажет   болған   жағдайда)   және   осы мәліметтерді байланыс каналы бойынша беру.Қазіргі  кезде микропроцессорлық  техниканы  қолдану диапазоны  өте кең  және   де   микропроцессорлық   жүйелерге   қойылатын   талаптар   әр   түрлі   болып келеді. Сондықтан МПЖ  қуатына, универсальдылығына, тезәрекеттілігіне  және құрылымының  айырмашылығына байланысты бірнеше  түрлерге бөлінеді.

Негізгі түрлері:

-   микроконтроллерлар   –   МПЖ   біршама   қарапайымдыланған   түрі,   яғни жүйенің барлық  немесе көп  бөлігі бір микросхема  түрінде орындалған. 

- контроллерлар – жеке  модуль түрінде орындалған МПЖ   басқарады;   

-   микрокомпьютерлар   –   сыртқы   құрылғылармен   біріктірілген   құрал-

жабдықтары бар қуатты МПЖ; 

-  компьютерлар  (оның   ішінде  персональды)  –  ең   қуатты   және   біршама универсальды  МПЖ.ISA магистралындағы енгізу/шығару  құрылғыларына жазу циклі ISA   магистралындағы   жазу   циклінің   мәліметтер   фазасында процессор  SD мәліметтер шинасына жазылатын  мәліметтердің кодын  жібереді  және оны IOW -енгізу-шығару құрылғысына  мәліметтерді жазу стробы жеткізіп  береді.Осы сигналды   алған   орындаушы-құрылғы   SD   шинасынан   жазылған мәліметтер кодын қабылдауы   тиіс. Егерде ол процессор жылдамдығына  сәйкес жұмыс істей алмаса, онда IOW- алдыңғы сигналды алғаннан  кейін I/O CH RDY сигнал уақытын алып  тастауы  мүмкін. Үзу арқылы  алмастыру циклдары МПЖ үзудің  екі негізгі  түрі болады:

- магистраль арқылы оқу   циклін қажет ететін векторлы  үзу;

- магистраль арқылы ешқандай  циклдарды қажет етпейтін радиальды   үзу. Әдетте МПЖ үзулер саны  көп болғандықтан, процессорға нақты   үзудің нөмері (вектор адресі) туралы  ақпарат қажет болады. Бұл ақпарат   процессорға екі жолмен берілуі  мүмкін.Векторлы үзу кезінде,  үзудің кодттық нөмері процессорға   енгізу/шығару құрылғысы арқылы  беріледі. Ол үшін процессор магистраль  арқылы оқу циклін жүргізеді   және   мәліметтер   шинасы   арқылы   үзу   нөмерінің   кодын   алады.   Бұл циклдағы  адрестік шина, үзуді сұрастыратын  құрылғы ретінде  қарастырмайды.Өйткені  процессор онсызда  тек адрестік  шинадан сұрастырады. Бұл жағдайда  магистральда барлық енгізу/шығару  құрылғылары (Q-bus магистраль) үшін  бір сұраныс линясы болса жеткілікті.Сұраныс  сигналдары  және Q-bus магистралына  үзуді жеткізу Үзуді сұрау  VIRQ-теріс сигнал көмегімен іске  асырылады. Бұл сигналдағы шығыс   каскад   –ОК   (ашық   коллектор)   түрінде   болады.   Процессор   VIRQ-сигналын алғаннан кейін, орындап  жатқан команданы уақытша  тоқтатып үзуді алады.   Ол   үшін   процессор   DIN-мәліметтерді   оқу   сигналын   және   IAKO   үзуді беру   синалын   жібереді.   Осы   IAKO   сигналы   біртіндеп   барлық   үзуді сұрастыратын құрылғылар  арасынан өтеді. Егерде қандайда  бір құрылғы үзуді сұрастыратын болса, онда ол өзі арқылы бұл сигналды жібермейді. Егер үзуді бір уақытта екі немесе оданда көп құрылғылар сұраса, онда үзуді тек қана бір құрылғы яғни процессорға  жақын тұрған құрылғы алады. Мұндай қақтығысты шешетін механизм кей жағдайларда  географиялық приоритет (немесе тізбекті приоритет,   Daisy   Chain)   деп   аталады.   Үзуді   сұрастырған   құрылғы   IAKO сигналын алғаннан кейін  өзінің VIRQ- сигналын алып тастайды. Содан   кейін   процессор   үзу   нөмерін   адрессіз   оқу   циклін   жүргізеді. Алынған сигналға жауап ретінде DIN және IAKO құрылғысы AD адрес/мәлімет шинасына үзудің нөмерін (үзу векторының адресін) береді және RPLY- растау сигналын қояды. Процессор  үзу кодының нөмерін оқып және DIN және IAKO сигналдарын алып тастап адрессіз оқу циклін аяқтайды. Магистарлдағы   радиальды   үзу   кезінде   бірнеше   үзуді   сұрау   сызықтары болады. Яғни әрбір үзуді  сұрағысы келген енгізу-шығару құрылғылары  барлық жеке   сызықтар   бойымен   сұраныс   сигналына   жақындайды.   Процессор   үзуді сұрастыры келген сызықтар нөмері бойынша үзудің нөмерін анықтайды. Осы кезде   магистраль   бойынша   ешқандай   алмастыру   циклдарын   талап   етпейді. Радиальды   үзу   кезінде   үзудің   сұраныс   сигналдарын   өңдейтін   қосымша микросхема     үзу     контроллері     (ҮК)     жүйеге     қосылады.     Мысалы     ISA магистралында дәл осылай үзулер орындалады. Процессор үзу контроллермен (ҮК) магистраль бойынша (жұмыс режимін беру   үшін)   және   магистральсыз   (үзуді   сұрауды   өңдеу   кезінде)   байланыста болады. IRQ үзуін сұрайтын сигналдар магистральдың барлық құрылғыларының арасына таратылады. IRQ әрбір  сызықтарына бір құрылғы сәйкес келеді. Осы 2С- сызықтарына арналған  шығыс каскад түріне қақтығыстар  қарастырылмаған. Бірнеше құрылғыға IRQ сигналдарының  бір уақытта келіп түсуі кезінде, оларға қызмет көрсеті тәртібін үзу контроллері арқылы анықталады.               Векторлы үзу жүйенің  икемді болуын қамтамасыз етеді. Жүйеде олар өте көп болуы мүмкін. Бірақта  олар адрессіз оқу циклін қамтамасыз ету үшін, үзуді сұрайтын барлық құрылғыға  қосымша аппаратуралық түйіндерді талап етеді.Әдетте жүйеде радиальды  үзулер көп (1 ден 16 дейін)болмайды. Осыған байланысты үзу кезінде  жүйеге ереже бойынша арнайы үзу  контроллерін (ҮК) енгізеді.Жадыға тікелей кіру  режимдеріндегі алмастыру циклдары Жадыға тікелей кіру (ЖТК) құрылғысы ЖТК-ға сұраныс жасап  оны алуы қажет.   Сұраныс   процедурасы   мен   ЖТК   көрсету,   үзуді   көрсету   мен   сұраныс процедурасына өте ұқсас  болып келеді. Екі жағдайда да қызмет көрсетуді талап ететін құрылғы сұраныс  сигналын процессорға жібереді. Бірақта  ЖТК кезінде процессор   арнайы   сигналдар   көмегімен   міндетті   түрде   сұраныс   жасаған құрылғыға   ЖТК   беру   қажет.   Ал   радиальды   үзу   кезінде   процессордан   үзуді сұрастыру талап етілмейді. Q-bus   магистралындағы   сұраныс   пен   ЖТК   жіберу   үзуді   беру   арқылы ұйымдастырылады.   ЖТК-ға   қатысатын   қарапайым   құрылғылардың   байланыс сұлбасы көрсетілген. ЖТК сұраудың уақытша диаграммасы, үзуді сұрау диаграммасына өте  ұқсас келеді. ЖТК сұрайтын   DMR сигналы  магистралдың бір сызығы бойынша  ЖТК қажет ететін барлық құрылғыларға жібереді. Бұл сызықтағы шығыс  каскад түрі-ОК   болады.   DMR   сигналын   алған   процессор   ЖТК   беру   туралы   сигналды DMGO   жібереді.   Бұл   сигнал   барлық   тізбектелген   құрылғылар   арқылы   өтеді, нәтижесінде   ЖТК-ді   процессорға   жақын   орналасқан   құрылғы   алады.   Содан кейін   ЖТК   алған   құрылғы   магистраль   арқылы   циклдарды   алмастыруды   іске асырады.   ЖТК   циклында   ақпарат   жадыдан   оқылады   да   енгізу/шығару құрылғысына жазылады немесе керісінше болады.   ISA магистралындағы ЖТК сұрастыру радиальды үзулерді ұйымдастыруға өте ұқсас келеді  ISA  магистралындағы  ЖТК сұраудың құрылымыБұл жүйеде ЖТК сұрайтын сигналдарды біріктіретін DRQ деп  аталатын ЖТК контроллері болады. Және де ЖТК сигналдарды бөліп  жіберетін DACK болады. ЖТК әрбір каналына (DRQ және DACK қос сигналдары) ЖТК сұрайтын бір ғана құрылғы жалғанады. Бұл сигналдарға арналған шығыс  каскадттардың түрі-2С болады. ЖТК қажет  ететін құрылғы DRQ сұраныс сигналын жібереді де, жауап ретінде DACK  сигналын қабылдайды.  Осыдан  кейін ЖТК  контроллері магистраль арқылы     жады мен енгізу/шығару құрылғыларының арасында цикл алмастыруды жүргізеді. ISA   магистралында   жадыға   (MEMW)   және   енгізу/шығару   құрылғысына (IOW)) жазу үшін бөлек стробтар қолданылады. Сондай ақ жадыдан (MEMR) және енгізу/шығару құрылғысынан (IOR) оқу үшін жеке стробтар қолданылады.Бұл   ЖТК   алмастырудың   бір   циклында   жадыдан   ақпаратты   оқуға   және   оны нгізу/шығару   құрылғысына   жазуға   мүмкіндік   береді.   Немесе   керісінше енгізу/шығару   құрылғысынан   ақпаратты   оқуға   және   оны   жадығы   жазуға мүмкіндік береді. Осыған байланысты адрестік шинаға жады адресі қойылады, ал енгізу/шығару құрылғысының адресі AEN сигналымен алмастырылады.Магистралдар арқылы  сигналдардың өтуі МПЖ   жүйелік   шинасы   (магистраль)   микросхеманың   ішінде   емес сыртында орналасқан болса, онда ұзақ сызықтар арқылы сигналдардың таралу ерекшелігін   ескерген   жөн.   Көп   жағдайларда   магистраль   ұзындығы   өте   үлкен болмайды, әдетте олар 1-2 ондық  сантиметрдан аспайды. Бірақта бұл  алмастыру синхронизациясына үлкен  ықпалын тигізеді.Магистраль арқылы сигналдардың өтуіне келесі факторлар әсер етеді:31-   магистраль   сызықтары   арқылы   сигналдарды   тарату   кідірістің   соңғы шамасы; 

-шинаның әртүрлі сызықтары   арқылы сигналдарды тарату; 

- шина сызықтарына бірдей  уақыт аралығында сигналдарды   жібермеу; 

- магистраль сызықтары   бойынша өтіп жатқан сигналдардың  бұрмалануы;

- байланыс сызықтарының  соңындағы сигналдардың шағылысуы.

Сигналдар арасындағы кідіріс  келесі түрде пайда болады, яғни сол немесе басқа   сигналдар   адрестелген   құрылғы   оларды   өңдеу   үшін   жеткілікті   уақыты болуы қажет. Мысалы, алмастыру  циклындағы адрестер фазасының ұзақтығы былай   болады.   Адрестік   фаза   аралығында   адрес   кодттарындағы   барлық разрядттардың   барлық   сигнлдары   өздеріне   тиәсті   шина   сымдары   арқылы орындаушы-құрылғыға жетулері керек. Ал орындаушы-құрылғы осы  кодттарды қабылдап   және   өңдеуі   керек,   яғни   басқа   бөтен   адрестардан   өзінің   адресін ажыратуы қажет.    

ПАЙДАЛАНЫЛҒАН ӘДЕБИЕТТЕР ТІЗІМІ

Негізгі әдебиеттер:

1.  Новиков Ю.В., Скоробогатов  П.К. Основы микропроцессорной   техники: учебное пособие.  -4-е изд., испр. –М.:  Интернет-Университет информаицоннных   технологий;   Бином.   Лаборатория   знаний,   2009-357 с..:ил.

2.  Александров Е.К., Грушвицкий  Р.И., Куприянов М.М., Мартынов О.Е., Панфилов   Д.И.,   Ремизевич   Т.В.,   Татаринов   Ю.С.,   Угрюмов   Е.П., Шагурин И.И. Микропроцессорные системы/Под. ред. Д.В. Пузанкова.- СПб.: Политехника, 2002.-935 с.: ил.

3.  Яценков     В.С.     Микроконтроллерлер     MicroCHIP     .     Практическое руководство М: Горячая линия – Телеком, 2002.

4.  Костров   Б.В.   Микропроцессорные   системы   и  микроконтроллеры.   –М.: «ТехБук», 2007.

5.   Трамперт В. AVR – RISC микроконтроллеры.-К.:»МК-Пресс», 2006.

6.   Фрунзе   А.В.   Микроконтроллеры?   Это   же   просто!   Том   1   –М: Издательский  дом «Додэка  –XXI”, 2007.

7.  Брей Б. Микропроцессоры   Intel. – СПб.: БХВ – Петербург, 2005.

8.  Корнеев   В.В.   Современные   микропроцессоры.   СПб.:БХВ   –   Птербург, 2003.