Сумматор. Триггер

Сумматор — это электронная логическая схема, выполняющая суммирование двоичных чисел.

    Многоразрядный  двоичный сумматор, предназначенный для сложения много разрядных двоичных чисел, представляет собой комбинацию одноразрядных сумматоров.

Одноразрядный двоичный сумматор есть устройство с  тремя входами и двумя выходами.

    Если  требуется складывать двоичные слова  длиной два и более бит, то можно  использовать последовательное соединение таких сумматоров.

    Что должен делать сумматор? Он должен последовательно, разряд за разрядом (начиная с конца), складывать «единицы» и «нули» первого  и второго слагаемого Причем здесь  возможны такие четыре варианта 0+0,1+0, 0+1 и 1+1 Первые три операции прекрасно  выполнила бы одна схема ИЛИ в  первом случае на ее выходе не было бы сигнала, а во втором и третьем  на выходе появлялся бы импульс И  это как раз соответствовало  бы известным правилам сложения 0+0=0, 1+0=1 и 0+1=1 Что же касается четвертого сочетания слагаемых, 1 + 1, то схема  ИЛИ, конечно, не годится под действием  двух одновременных импульсов на ее входах она дала бы один стандартный  выходной импульс, что соответствовало  бы операции 1+1=1 А нам нужно, чтобы  получилось 1+1=0 с переносом «единицы»  в следующий разряд .Здесь тоже все начинается со схемы ИЛИ - именно на ее вход одновременно подаются импульсы обоих слагаемых Но с выхода ИЛИ  они идут на выход «сумма» не сразу, а через элемент И1 Как известно, схема И срабатывает только в  том случае, если у нее на входе  есть одновременно два сигнала, И1, И2 .Это значит, что «единица» пройдет  из ИЛИ через И1 на выход сумматора  только в том случае, если на вход И1 вместе с этой «единицей» придет второй сигнал, в данном случае от логического  элемента НЕ Посмотрим, в каких случаях  это происходит

Оба слагаемых  подаются не только на ИЛИ, но одновременно еще и на элемент И2, а с него сигнал поступает как раз на интересующий нас элемент НЕ .В первых трех случаях 0+0,1+0 и 0+1 элемент И2 не срабатывает, так как на его входе нет  необходимых для этого двух - именно двух и только двух! - одновременных  импульсов А значит, в этих случаях  с И2 на элемент НЕ ничего не поступает, этот элемент не срабатывает, и на его выходе действует нормальное выходное напряжение Не забывайте, что  элемент НЕ делает все наоборот сигнал на его выходе существует, когда  на вход элемента ничего не подается . А когда на вход сигнал подается - на выходе элемента НЕ сигнал исчезает В итоге получается если на входах сумматора нет импульсов (0+0), то на его выходе тоже нет импульса-в  этом случае на входе И1 действует  только сигнал, поступающий с НЕ, а его одного недостаточно для  срабатывания И1, элемент И2 пока не срабатывает, на его вход тоже ничего не поступает, если на входах сумматора  появляется только один импульс (1+0 или 0+1), то на выходе «сумма» импульс  появится-теперь на входе И1, кроме  напряжения, как и прежде поступающего с НЕ, появляется еще один сигнал - с ИЛИ, этих двух сигналов, с ИЛИ  и с НЕ, недостаточно для того чтобы сработал элемент И1, и на его выходе, то есть на выходе «сумма», появился импульс (1+0=1, 0+1=1), элемент  И2 все еще не срабатывает на его  входе один импульс, а этого мало, если на входах сумматора одновременно появятся два импульса (1+1), то на выходе «сумма» будет «ноль» хотя к И1, как и раньше, пройдет сигнал с  ИЛИ, но исчезнет сигнал с НЕ Потому что под действием двух одновременных  входных импульсов (1+1) сработает  наконец И2 и при этом на входе НЕ появится сигнал, а на выходе исчезнет И таким образом из-за исчезновения сигнала на выходе НЕ не сработает И1, а значит, на выходе «сумма» окажется «ноль» Вот этого как раз мы и добивались, чтобы при появлении «единиц» одновременно на обоих входах сумматора на его выходе «сумма» был «ноль» Потому что 1+1=10, то есть в первом разряде при сложении должен появиться «ноль», а во второй нужно перенести «единицу», что же касается «единицы», то ее снимают с выхода «перенос», то есть с выхода И2, и направляют в линию задержки ЛЗ.Там эта «единица» ждет, пока на входах сумматора появятся импульсы или паузы следующего разряда (« ноль пишем, один в уме »), и в нужный момент добавляется к ним Чтобы решить эту задачу до конца, приходится собирать несколько более сложную схему, но это же, как говорится, детали Принцип действия сумматора остается без изменений выполняя определенные логические операции, он складывает любые двоичные числа, перенося при необходимости «единицу» в следующий разряд и безошибочно формируя последовательность импульсов и пауз, в которых отображен результат сложения, записана сумма двух чисел Если добавить к сумматору простейшее устройство вывода информации, например перо с электромагнитным приводом, то получится законченная электронная счетная машина для выполнения операции «сложение»

Триггер.

Важнейшей структурной  единицей оперативной памяти компьютера, а также внутренних регистров  процессора является триггер. Это устройство позволяет запоминать, хранить и  считывать информацию (каждый триггер  может хранить 1 бит информации). Термин "триггер" происходит от английского  слова trigger - защелка, спусковой крбчок. Для обозначения этой схемы в английском языке чаще употребляется термин flip - flop, что в переводе охначает - хлопанье. Это звукопдрожательное название электронной схемы указывает на ее способность почти мгновенно переходить (перебрасываться) из одного устойчивого состояния в другое и наоборот.

Самый простой  триггер – RS-триггер (R и S соответственно от английских слов reset - сброс и set - установка). Такой триггер можно построить из двух логических элементов «ИЛИ» и двух элементов «НЕ» или двух модулей "ИЛИ-НЕ".

В обычном состоянии  на входы триггера подан сигнал 0, и триггер хранит 0. Для записи 1 на вход S (установочный) подается сигнал 1. Последовательно рассмотрев прохождение  сигнала по анимированной схеме, видим, что триггер переходит  в это состояние и будет  устойчиво находится в нем  и после того, как сигнал на входе S исчезнет. Триггер запомнил 1, то есть с выхода триггера Q можно считать 1. В этот момент, повторное нажатие  на кнопку, подающую единицу на установочный вход ничего не изменяет.

Для того чтобы  сбросить информацию и подготовиться  к приему новой, подается сигнал 1 на вход R (сброс), после чего триггер  возвратиться к исходному "нулевому" состоянию, что хорошо заметно на анимации. Если в процессе демонстрации возникнет необходимость построить  таблицу истинности работы логического  модуля "ИЛИ-НЕ"