Построить схему запоминающего устройства на заданных по варианту микросхемах с увеличенной информационной ёмкостью как. 4

Построить схему запоминающего устройства на заданных по варианту микросхемах с увеличенной информационной ёмкостью как по адресам так и по разрядности. Вариант 3. Задана микросхема (HN58C1001) EEPROM ёмкостью 128К на 8бит. Нужно увеличить ёмкость до 1M на 32бит.

Описание микросхемы памяти:
Количество адресных входов базовой EEPROM
log2128K=log2131072=17
Количество адресных входов составной EEPROM
log21M=log21048576=20
Для увеличения емкости до 1M необходимо взять 8 микросхем заданной емкостью 128К . На адресные входы микросхем подаются сигналы 17и младших разрядов адреса составной EEPROM. Адресация старших разрядов осуществляется использованием сигналов CE/ОЕ:
A[20:18] Ce[0] Ce[1] Ce[2] Ce[3] Ce[4] Ce[5] Ce[6] Ce[7]
000 0 1 1 1 1 1 1 1
001 1 0 1 1 1 1 1 1
010 1 1 0 1 1 1 1 1
011 1 1 1 0 1 1 1 1
100 1 1 1 1 0 1 1 1
101 1 1 1 1 1 0 1 1
110 1 1 1 1 1 1 0 1
111 1 1 1 1 1 1 1 0
Реализуется с помощью дешифратора КР1533ИД4
Для увеличения разрядности до 32 бит необходимо параллельно соединить 4 микросхемы

. На адресные входы микросхем подаются сигналы 17и младших разрядов адреса составной EEPROM. Адресация старших разрядов осуществляется использованием сигналов CE/ОЕ:
A[20:18] Ce[0] Ce[1] Ce[2] Ce[3] Ce[4] Ce[5] Ce[6] Ce[7]
000 0 1 1 1 1 1 1 1
001 1 0 1 1 1 1 1 1
010 1 1 0 1 1 1 1 1
011 1 1 1 0 1 1 1 1
100 1 1 1 1 0 1 1 1
101 1 1 1 1 1 0 1 1
110 1 1 1 1 1 1 0 1
111 1 1 1 1 1 1 1 0
Реализуется с помощью дешифратора КР1533ИД4
Для увеличения разрядности до 32 бит необходимо параллельно соединить 4 микросхемы